「Decoder」を含む例文一覧(7054)
＜前へ 1 2 .... 48 49 50 51 52 53 54 55 56 .... 141 142 次へ＞- When the turbo decoder begins to perform decoding in a step S2, a soft decision value of an element decoder is derived in a step S3 and an ECR (estimated correct ratio) criterion derivation part estimates ECR of a current frame from the soft decision value in a step S4.
ステップＳ２において、ターボ復号器による復号が開始されると、ステップＳ３で要素復号器の軟判定値を導出し、ステップＳ４でＥＣＲ判定基準導出部にて軟判定値から当フレームのＥＣＲを推定する。 - 特許庁 - Furthermore, the DFE has an error signal generator (26) that has a 1st input connected to an input of the signal level decoder, a 2nd input connected to the output of the signal level decoder, and adjusts a coefficient of the taps.
また、ＤＦＥは、信号レベルデコーダの入力に接続された第１の入力および信号レベルデコーダの出力に接続された第２の入力を有し、タップの係数を調節するための誤差信号ジェネレータ（２６）を有する。 - 特許庁 - The decoder also includes continuously analyzing the data received by the transmission streams for detecting presence of the scheduled event table, and of recording a list of identifiers of service providers for transmitting the scheduled event table into the decoder.
前記デコーダはまた、予定イベントテーブルの存在を検出するために各伝送ストリームで受信されたデータを連続して分析し、予定イベントテーブルを送信するサービスプロバイダの識別子のリストをデコーダに記録することを有する。 - 特許庁 - The left shift 102 searches code words corresponding to the symbol data decoded by the decoder 104 and code words succeeding the added bits bys shifting N bits of data outputted from the decoder 104 to the left.
また、左シフト部１０２は、全シンボル生成デコーダ１０４からのデータをＮビット分左シフトすることによって、全シンボル生成デコーダ１０４で復号化されたシンボル・データに対応する符号語と付加ビットに後続する符号語を頭出する。 - 特許庁 - A word driver supplies the boosting voltage to a word line when it receives the low level voltage from the first word decoder at a gate, and supplies the low level voltage to the word line when it receives the high level voltage from the first word decoder at the gate.
ワードドライバは、第１ワードデコーダからの低レベル電圧をトランジスタのゲートに受けたときにワード線に昇圧電圧を供給し、第１ワードデコーダからの高レベル電圧をゲート受けたときにワード線に低レベル電圧を出力する。 - 特許庁 - In the case of selecting a next channel, a channel counter 14 controls selectors 13, 16oq, 16pr so that a video decoder 3pr (3oq) other than the video decoder 3oq (3pr) selected by the selector 13 at present can be selected.
次チャンネルを選択する際、チャンネルカウンタ１４は、セレクタ１３が現在選択しているビデオデコーダ３ｏｑ（３ｐｒ）とは異なるビデオデコーダ３ｐｒ（３ｏｑ）が選択されるように、セレクタ１３・１６ｏｑ・１６ｐｒを制御する。 - 特許庁 - Concerning such a magnetic recording and reproducing unit 50, the modulation SISO decoder 63 is an SISO type modulation-decoder, inputs the signal of soft input and outputs the signal of soft output.
磁気記録再生装置５０において、変調ＳＩＳＯ復号器６３は、軟入力軟出力（Soft Input Soft Output；以下、ＳＩＳＯと記す。）型の変調復号器であり、軟入力の信号を入力するとともに、軟出力の信号を出力する。 - 特許庁 - The demodulation circuit 3A has a second synchronizing circuit (DLL) 30, a clock selector circuit (SEL) 25, a sampling register (Sampler) 28, an alignment calculation circuit (calculator) 40, a decoder circuit (Decoder) 50 and a local buffer (BUF).
復調回路３Ａは、第２の同期回路（ＤＬＬ）３０とクロック選択回路（ＳＥＬ）２５とサンプリングレジスタ（Ｓａｍｐｌｅｒ）２８とアライメント計算回路（Ｃａｌｉｃｕｌａｔｏｒ）４０と復号回路（Ｄｅｃｏｄｅｒ）５０とローカルバッファ（ＢＵＦ）とを有する。 - 特許庁 - The image processing unit acquires decoded or deblocked blocks through different paths, for example, from the decoder or from both the decoder and memory depending on whether a next MB row is required for deblocking.
前記画像処理ユニットは、例えば非ブロック化に次のＭＢ行が必要であるか否かに応じてデコーダから、またはデコーダとメモリの両方からといったように、異なる経路を介して、復号化したまたは非ブロック化したブロックを取得する。 - 特許庁 - The decoder 38 reproduces the frame instructed from the controller 44 on the basis of the information stored in the moving picture storage device 36 and a display controller 40 applies an image signal decoded by the decoder 38 to a monitor 50.
復号装置３８は、動画蓄積装置３６に蓄積された情報から制御装置４４から指示されるフレームを再生し、表示制御装置４０は、復号装置３８で復元された画像信号をモニタ５０に印加する。 - 特許庁 - The first stage outer decoder 3-1 decodes the de-interleaved data, outputs the decoded data to a first stage interleaver 4-1, derives a first stage inner code correction syndrome coefficient and outputs it to a second stage inner decoder 1-2.
第１段外復号器３−１はデインタリーブデータを復号して復号化データを第１段インタリーバ４−１に出力し、第１段内符号修正シンドローム係数を導出し、第２段内復号器１−２へ出力する。 - 特許庁 - Between a CPU 11 and a data bus 18, a coding system suitable for property of data among a coder 21, a decoder 23 or a coder 22, a decoder 24 is selected by controlling switches 25, 26 with a switching control unit 50.
ＣＰＵ１１とデータバス１８との間において、切替制御装置５０で切替器２５，２６を制御して符号化器２１，復号器２３または符号化器２２，復号器２４のうちデータの性質に適した符号化方式を選択する。 - 特許庁 - After the receiver is started, a first system controller 240 immediately initializes a station selection demodulation section 220, a demultiplexer (DEMUX) and encryption decoder 250, a voice decoder 260, and an image composite unit 400 without awaiting operation of an OS.
第１のシステムコントローラ２４０は装置の起動後直ちに、ＯＳの稼動を俟つことなく、選局復調部２２０、多重分離（ＤＥＭＵＸ）及び暗号復号器２５０、音声デコーダ２６０、及び、画像合成器４００を初期化する。 - 特許庁 - An encoding data processor is provided with a first decoder decoding data encoded in accordance with first run length limit restriction and a second decoder data encoded in accordance with second run length limit restriction.
第１のランレングス限定制約に従って符号化されたデータを復号する第１の復号器および第２のランレングス限定制約に従って符号化されたデータを復号する第２の復号器を備える符号化データ処理装置を提供する。 - 特許庁 - Since it is stopped to supply the read clock to the Viterbi decoder in the mode other than the read mode, all the plural circuit systems composing the Viterbi decoder are in a stopped state of operation, therefore, electricity is not consumed in these circuit systems.
リードモード以外ではビタビ復号器へのリードクロックの供給が停止しているので、ビタビ復号器を構成する複数の回路系の全ては動作停止状態となっているからこれら回路系の電力消費はない。 - 特許庁 - In an arithmetic and control section 20, a decoder 22 to which an arithmetic processing control program is set and which generates various kinds of address signals AD1 and Ac and an address register 23 which generates address signals AD2 under instructions from the decoder 22 are provided.
演算制御部２０に、演算処理の制御プログラムが設定されて各種のアドレス信号ＡＤ1、ＡＣを発生するデコーダ２２と、このデコーダ２２の指示でアドレス信号ＡＤ2を発生するアドレスレジスタ２３とを設ける。 - 特許庁 - In one kind of embodiment of the autoswitch, a signal PRIMARY-DN# from the AC-link interface is used as a selection signal to select an ID number of the encoder/decoder and a route of a data signal from the encoder/decoder to the AC-link interface.
自動スイッチの一つの実施例では、ＡＣ−リンクインタフェースからの信号ＰＲＩＭＡＲＹ＿ＤＮ＃を、符復号器ＩＤ番号の選択および符復号器からＡＣ−リンクインタフェースへのデータ信号の経路の選択を行う選択信号として用いる。 - 特許庁 - A voltage source (36) is coupled to the first decoder circuit and sense circuit (38) is coupled to the second decoder to receive an electrical parameter from the selected state-change device and to detect a particular value of the electrical parameter.
第１のデコーダ回路（３４）には電圧源（３６）が接続され、第２のデコーダ回路（３２）には、、選択された状態変化デバイスから電気的パラメータを受信し電気的パラメータの特定値を検出するセンス回路（３８）が接続される。 - 特許庁 - A means is provided for constituting the coding tool by a method of transmitting information required by the decoder by the signal to a multimedia decoder by a multimedia encoder, and decoding a multimedia stream generated by various standard coding tool.
マルチメディアエンコーダがマルチメディアデコーダへデコーダが必要とする情報を信号で伝えて、様々な規格のコーディングツールによって生成されるマルチメディアストリームを復号できる方法で、そのコーディングツールを構成する手段を提供する。 - 特許庁 - A 1st address decoder 2 and a 1st refresh address decoder 5 decode respectively an external address Xn supplied from the outside of a semiconductor memory and a refresh address RXn used for refresh in the semiconductor memory.
１ｓｔアドレスデコーダ２，１ｓｔリフレッシュアドレスデコーダ５はそれぞれ半導体記憶装置の外部から供給される外部アドレスＸｎ，半導体記憶装置内部におけるリフレッシュに使用するリフレッシュアドレスＲＸｎをそれぞれデコードする。 - 特許庁 - At the preceding stage of an APP decoder 43 in the PR channel of two APP decoders constituting a turbo-decoder, a logarithmic likelihood arithmetic circuit 42 is placed to calculate the logarithmic likelihood L(y'_i|y_i) of a reproduction signal y'_i being not-binary information.
ターボ復号器を構成する２つのＡＰＰ復号器のうちのＰＲチャネルのＡＰＰ復号器４３の前段には、軟情報である再生信号ｙ'_iの対数尤度Ｌ(y'_i|y_i)を演算する対数尤度演算回路４２を配置する。 - 特許庁 - The channel decoder control unit 70 obtains information such as a rate matching parameter and the number of data, and a channel decoder 80 applies processes such as de- interleave, error correction and a CRC (Cyclic Redundancy Check) to a received signal on the basis of the information.
チャネルデコーダ制御器７０は、レートマッチングパラメータやデータ数などの情報を求め、これに基づいてチャネルデコーダ８０は、受信信号に対し、デインタリーブ、誤り訂正、ＣＲＣなどの処理を実施するようにしたものである。 - 特許庁 - Moreover, a signal from an optical pickup 13 is supplied to an address decoder 31, and an address is supplied to EFM and CIRC(Cross Interleave Lead Solomon Code) encoder/decoder 28, and a position for recording and reproducing data is controlled according to this address data.
また光学ピックアップ１３からの信号がアドレスデコーダ３１に供給され、たアドレスがＥＦＭ及びＣＩＲＣエンコーダ／デコーダ２８に供給され、このアドレス情報に従ってデータの記録再生位置の制御が行われる。 - 特許庁 - The Viterbi decoder outputs decoded data at a high-speed without error correction by considering that only one decoded data can be decided by the internal state of the decoder and a received signal through an access to a ROM of a lookup table system.
復号装置の内部状態と受信信号より復号データをただ一つ決定することができることに着目し、誤り訂正を行なわずに、ルックアップテーブル方式のＲＯＭアクセスにより、復号データを高速に出力する。 - 特許庁 - When an operation enable-signal CS is 'H', corresponding memory cells 11i,j in a memory block 10 are selected based on address signals A0-A3 decoded by a row decoder 20 and a column decoder 30, and connected to bit lines BLi, /BLi.
動作可能信号ＣＳが“Ｈ”のときは、行デコーダ２０と列デコーダ３０で解読されたアドレス信号Ａ０〜Ａ３に基づいて、メモリブロック１０中の該当するメモリセル１１_ｉ，ｊが選択され、ビット線ＢＬｉ，／ＢＬｉに接続される。 - 特許庁 - IMAGE CODER, IMAGE CODING METHOD, IMAGE DECODER, IMAGE DECODING METHOD, MEDIUM AND IMAGE PROCESSOR
画像符号化装置および画像符号化方法、画像復号装置および画像復号方法、媒体、並びに画像処理装置 - 特許庁 - CODER AND CODING METHOD, DECODER AND DECODING METHOD, AND PROGRAM FOR EXECUTING EACH METHOD
符号化装置および符号化方法、復号化装置および復号化方法、並びに各方法を実行させるためのプログラム - 特許庁 - The plurality of sets (100, 104; 102, 106) of tuner and decoder continue decoding until other channel is specified.
複数のチューナ及びデコーダの組（１００、１０４）及び（１０２、１０６）は、別のチャンネルが指定されるまで復号を継続する。 - 特許庁 - The decoder is provided with a normalization circuit that normalizes a logarithmic likelihood Iα to correct the deviation in the distribution of the logarithmic likelihood Iα.
復号装置は、対数尤度Ｉαの分布の偏りを是正するための正規化を行う正規化回路を備える。 - 特許庁 - GENERATING DEVICE, CRYPTOGRAPHIC CODER, DECODER, GENERATING METHOD, CRYPTOGRAPHIC CODING METHOD, DECODING METHOD, PROGRAM, AND INFORMATION RECORDING MEDIUM
生成装置、暗号化装置、復号化装置、生成方法、暗号化方法、復号化方法、プログラム、ならびに、情報記録媒体 - 特許庁 - When executing a test of the data memory 2, the selecting means 8 selects the pseudo- command code 7a, and supplies the code to a decoder 6.
データメモリ２のテスト実行時には、選択手段８は擬似命令コード７ａを選択して、デコーダ６へ供給する。 - 特許庁 - DOCUMENT COMPRESSOR, DOCUMENT DECODER, DOCUMENT COMPRESSION METHOD, DOCUMENT DECODING METHOD AND COMPUTER-READABLE RECORDING MEDIUM
ドキュメント圧縮装置、ドキュメント復元装置、ドキュメント圧縮方法、ドキュメント復元方法及びコンピュータ読取可能な記録媒体 - 特許庁 - A local decoder 114 calculates a predicted value by class sorting adaptive process by using the corrected data and the predicted coefficient.
ローカルデコード部１１４は、補正データと予測係数を用いて、クラス分類適応処理することで、予測値を演算する。 - 特許庁 - The encrypted commodity code and a user ID (Identification) for identifying a user are outputted to a decoder 3 from the reader 2.
暗号化商品コード及び利用者を識別するための利用者ＩＤをリーダ２から復号装置３へ出力する。 - 特許庁 - An internal row address signal (refresh-address signal) is generated by a refresh-address counter 17, and inputted to a row decoder 12.
内部ロウアドレス信号（リフレッシュアドレス信号）は、リフレッシュアドレスカウンタ１７により生成され、ロウデコーダ１２に入力される。 - 特許庁 - The transmitter uses SIP-INFO to transmit a setting request including the decoder control parameters to the receiver.
送信装置が、ＳＩＰ−ＩＮＦＯを用いて、デコーダ制御パラメータを含む設定要求を受信装置へ送信する。 - 特許庁 - To provide an image coder and an image decoder that can transmit/ record an image with high resolution by using a transmission/recording medium for an image with low resolution.
低解像度画像用の伝送・記録媒体を用いて高解像度画像を伝送・記録することを可能となす。 - 特許庁 - After that, after the activation of a control signal, a new address signal is prohibited to receive, at the same time, the decoder is activated.
この後、制御信号の活性化後に、新たなアドレス信号の受け付けが禁止され、同時にデコーダが活性化される。 - 特許庁 - In the decoder 11, errors are detected/corrected, thus ensuring high reliability for chip operation, or the like.
復号器１１において、誤り検出／訂正を行うことにより、チップ動作などに関して、高い信頼性を確保する。 - 特許庁 - IMAGE SIGNAL DECODER, IMAGE SIGNAL DECODING METHOD, IMAGE SIGNAL ENCODER, IMAGE SIGNAL ENCODING METHOD, AND PROGRAM
画像信号復号装置、画像信号復号方法、画像信号符号化装置、画像信号符号化方法、およびプログラム - 特許庁 - IMAGE-CODING METHOD AND IMAGE CODER, IMAGE-DECODING METHOD AND IMAGE DECODER, AND PROGRAM RECORDING MEDIUM
画像符号化方法及び画像符号化装置，画像復号化方法及び画像復号化装置，並びにプログラム記録媒体 - 特許庁 - To provide error candidates that are effective for an error correction circuit by a maximum likelihood decoder which creates a decoding target data string.
復号対象データ列を作成する最尤復号器において、誤り訂正回路に有効なエラー候補を提供する。 - 特許庁 - A decoder 19 decodes the TS packet output from the comparison output section 14 based on a count value of the counter 17.
デコーダ１９は比較出力部１４から出力されるＴＳパケットを、カウンタ１７のカウント値に基づいてデコードする。 - 特許庁 - A decoder 200 separates coded video data and coded audio data by a media separation part 201 and decodes them.
復号装置２００は、メディア分離部２０１で、符号化映像データと符号化音声データを分離し、これらを復号する。 - 特許庁 - The first and second decoders use a single encoding table and the second decoder uses the subset of the encoding table.
第１および第２の復号器は単一の符号化テーブルを使用し、第２の復号器は符号化テーブルのサブセットを使用する。 - 特許庁 - A video decoder 23 decodes video data, based on a decoding start signal from the decoding start signal transmission line 31.
映像デコーダ２３は、デコード開始信号伝送線３１からのデコード開始信号に基づいて映像データをデコードする。 - 特許庁 - A state decoder 602 determines whether or not a state of a state machine 307 is in a CFI query mode that is a predetermined mode.
ステートデコーダ６０２は、ステートマシン３０７の状態が所定のモードであるＣＦＩクエリモードであるかを判定する。 - 特許庁 - The last stage row decoder 200 includes variable resistor means between the increased power source potential VPP and the control output node.
最終段ロウデコーダ300は、昇圧された電源電位VPPと制御出力ノードとの間に可変抵抗手段を備える。 - 特許庁 - A decoder 152 decodes image data 30 to create pixel data 62 for addresses corresponding to the virtual display region 25.
デコーダ１５２は、画像データ３０をデコードして、仮想表示領域２５に対応したアドレスのピクセルデータ６２を作成する。 - 特許庁 - The instruction decoder 18 reads a programmable flow control value from a flow control register 38 in response to a marker instruction.
命令デコーダ１８は、マーカ命令に応答して、フロー制御レジスタ３８からプログラム可能なフロー制御値を読み出す。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
