「Decoder」を含む例文一覧(7054)
＜前へ 1 2 .... 55 56 57 58 59 60 61 62 63 .... 141 142 次へ＞- The write driver decoder WDC2 turns off the each transistor of a driver DRV2 disposed in the other end side to set it in an open state.
また、ライトドライバデコーダＷＤＣ２は、他端側に設けられたドライバＤＲＶ２の各トランジスタはオフして開放状態とする。 - 特許庁 - The device 3 performs loss correction with the decoder 60 according to decision results obtained with the part 70.
復号装置３は、ＲＳ復号器６０によって、判定部７０により得られた判定結果に応じて、消失訂正を行う。 - 特許庁 - Associated methods and apparatuses are provided on the encoder and decoder sides, as well as for the signal.
関連付けられた方法及び装置が、符号化器側及び復号化器側で提供され、上記信号について提供される。 - 特許庁 - To obtain a moving image decoder capable of accurately generating decoded images from encoded images outputted by a moving image encoder.
動画像符号化器が出力する符号化画像から精度よく復号化画像を生成できる画像復号化器を得るものである。 - 特許庁 - To provide a pre-scaling method for improving degradation in performance at the time of fixed-point calculation with an MIMO MMSE decoder.
ＭＩＭＯ ＭＭＳＥ復号器における固定小数点演算実施時の性能劣化を改善するためのプリスケーリング法。 - 特許庁 - A lapse time of a reproduction time for the file is counted based on a data amount transferred from a DSP 30 to the audio decoder 12.
ＤＳＰ３０からオーディオデコーダ１２に転送されるデータ量からそのファイルの再生時間の経過時間が計数される。 - 特許庁 - A video processing device is provided with a video decoder 104, a deinterlace module 106, a PIP module 108, and a PIP characteristics control device 110.
ビデオデコーダ１０４、デインターレースモジュール１０６、ＰＩＰモジュール１０８およびＰＩＰ特性制御装置１１０を備える。 - 特許庁 - ENCRYPTING APPARATUS, COMMUNICATION APPARATUS, DECODER, ENCRYPTING METHOD, DECODING METHOD, ENCRYPTION PROGRAM, AND DECODING PROGRAM
暗号化装置及び通信装置及び復号装置及び暗号化方法及び復号方法及び暗号化プログラム及び復号プログラム - 特許庁 - A video signal separated from a reception signal by a demultiplexer 5 is outputted to a converting part 8 via an MPEG decoder part 6.
デマルチプレクサ５によって受信信号から分離された映像信号は、MPEGデコーダ部６を介して、変換部８に出力される。 - 特許庁 - A row address decoder is provided with a means making all plural row selecting lines deactive when all row non-selection signals are active.
ロウアドレスデコーダは、全ロウ非選択信号がアクティブであるときに、複数のロウ選択線の全てをディアクティブにする手段を備える。 - 特許庁 - The image processing apparatus includes a frame buffer 1 and a TMP buffer 3, a motion compensation decoder 2, and a transfer 4.
画像処理装置は、フレームバッファ１とＴＭＰバッファ３と、動き補償復号部２と、転送部４とから構成されている。 - 特許庁 - To provide a video decoder system for collating (405, 415, 420) of program guide (PG) information acquired from various local remote sources.
種々のローカル、リモート・ソースから取得したプログラム・ガイド（ＰＧ）情報を照合する（４０５，４１５，４２０）ビデオ・デコーダ・システムを開示する。 - 特許庁 - The address translator translates the decoder addresses into translated addresses and the apparatus uses the translated addresses for accessing the memory device.
アドレス変換器は、デコーダアドレスを変換されたアドレスに変換し、装置はメモリ装置にアクセスするため、変換されたアドレスを使用する。 - 特許庁 - A CPU 601 generates light control data indicating the light emission level of the frame lamps 56 and writes the light control data in a register of a decoder/selector 71.
ＣＰＵ６０１は、枠ランプ５６の発光レベルを示す調光データを生成してデコーダ／セレクタ７１のレジスタに書き込む。 - 特許庁 - A soft output decoding circuit 90 in an element decoder comprises a circuit 158 for calculating a logarithmic likelihood Iα.
要素復号器における軟出力復号回路９０は、対数尤度Ｉαを算出するＩα算出回路１５８を備える。 - 特許庁 - To output digital data for special reproduction through a digital interface, in the form of being decodable by the existing decoder.
既存の復号器によって復号可能な形態で、特殊再生用のディジタルデータをディジタルインターフェースを通じて出力する。 - 特許庁 - During the period where the flaw detection signal 43 is supplied, the address decoder 27 sets the memory 25 to the read mode to determine the address.
キズ検出信号４３が供給されている期間、アドレスデコーダ２７は、メモリ２５を読み出しモードとし、アドレスを決定する。 - 特許庁 - To provide an apparatus which reconstructing a frame considered to have a defect by a method irrelevant to a decoder.
本発明は、デコーダとは無関係の方法で欠陥があるとされるフレームを再構成する装置を提供することを目的とする。 - 特許庁 - To obtain information on an encryption key or the like with an existing decoder by using two error correction encoding methods.
二つのエラー訂正符号化方法を利用して、既存のデコーダによって暗号化鍵等の情報を得ることを可能とする。 - 特許庁 - The video data outputted from the decoder 19 are inputted to an image frame converting section 22, and the image frame is converted into video data.
MPEG AVデコーダ１９から出力されたビデオデータは、画枠変換部２２に入力され、画枠が変換されたビデオデータにされる。 - 特許庁 - The element decoder 50 also outputs an interleave start position signal while delaying by the length of the interleave through the interleave.
また、要素復号器５０は、インターリーバによって、インターリーブ開始位置信号を、インターリーブ長分だけ遅延させて出力する。 - 特許庁 - A CDROM decoder 22 decodes CDROM data and writes the obtained compressed audio data in a data buffer memory 30 successively.
ＣＤＲＯＭデコーダ２２は、ＣＤＲＯＭデータをデコードし、得られた圧縮オーディオデータをデータバッファメモリ３０に順次書き込む。 - 特許庁 - To enable encode processing to be executed in parallel by using a general encoder so as not to destroy a virtual decoder buffer.
一般の符号化器を用いて仮想デコーダバッファを破綻させないように並列に符号化処理を行うことができるようにする。 - 特許庁 - Thus, the parity check matrix is not stored in a memory, thereby reducing memory capacity required for an encoder and a decoder.
これにより、パリティチェック行列がメモリに保存されないため、エンコーダ及びデコーダに必要なメモリの容量を減少させうる。 - 特許庁 - To accurately detect a block noise even when a decoder does not output a signal indicating the border of pixel blocks.
デコーダが画素ブロックの境界を示す信号を出力しない場合であっても、ブロックノイズを正確に検出できるようにする。 - 特許庁 - To provide an information decoding method and an information decoder which can represent many pieces of data by a small number of pixels.
少ない画素で多くの情報を表現することができる情報復号化装置および情報復号化方法を提供する。 - 特許庁 - As a result, the system controller on the outside of the encoder/decoder section is able to obtain the accuracy higher than the accuracy to execute the timing control.
これにより、エンコーダ／デコーダ部外部のシステムコントローラがタイミング制御を実行するよりも高い精度を得ることができる。 - 特許庁 - The track buffer RAM 13 stores temporarily data input from a reproducing circuit 3 and outputs them to a back end side decoder 4.
トラックバッファＲＡＭ１３は、再生回路３から入力されたデータを一旦格納してバックエンド側のデコーダ４に出力する。 - 特許庁 - A video encoder 6 recompresses only video data synchronously reproduced by an AV decoder 5, and audio and video data are transmitted by using different channels.
ＡＶデコーダ５で同期再生されるビデオデータのみを映像エンコーダ６で再圧縮してオーディオとビデオを別チャネルで伝送する。 - 特許庁 - Or, during motion compensation, the video decoder uses approximate bicubic filtering when computing pixel values at quarter-pixel positions.
あるいは、動き補償中に、ビデオデコーダで、１／４ピクセル位置のピクセル値を計算するときに、近似双三次フィルタリングを使用する。 - 特許庁 - The transmitted signal deinterleaved by a bite de-interleaving circuit 2 is decoded in Reed- Solomon code by a Reed-Solomon decoder 3.
リード・ソロモン復号器３は、バイトデインタリーブ回路２によってデインタリーブされた伝送信号に対してリード・ソロモン復号を行う。 - 特許庁 - An audio data file having a reproducing frequency limit is reproduced from a memory card 40 to be decoded by an audio decoder 12 and to be reproduced.
メモリカード４０から再生回数制限を有するオーディオデータファイルを再生し、オーディオデコーダ１２で復号し、再生する。 - 特許庁 - COMPUTER-IMPLEMENTED METHOD FOR MAPPING MOTION VECTORS, TRANSCODER FOR MAPPING MOTION VECTORS AND DECODER FOR MAPPING MOTION VECTORS
コンピュータにより実施される動きベクトルのマッピング方法、動きベクトルをマッピングするトランスコーダ及び動きベクトルをマッピングするデコーダ - 特許庁 - A data decision part 160 performs hard decision of soft output likelihood from the spatiotemporal turbo decoder 150 to obtain a spatiotemporal turbo decoding result.
データ判定部１６０は、時空ターボ復号器１５０からの軟出力尤度を硬判定し時空ターボ復号結果を得る。 - 特許庁 - Thereafter, a decoder decodes these encoded envelope signals and the decoded signals are use for modulating the corresponding carrier waveforms.
その後、復号器では、これらの符号化されたエンベロープ信号が復号され、対応するキャリア波形を変調するために用いられる。 - 特許庁 - The receiver includes a video decoder and a frame throttle configured to receive a video sequence comprising a plurality of video frames.
受信機は、ビデオ復号器と、複数のビデオフレームを備えるビデオシーケンスを受信するように構成されたフレームスロットルとを含む。 - 特許庁 - Then a variable length decoder 102 and a reverse quantizing part 103 extracts a macro block from the frame constituting the moving image.
次に、可変長復号器１０２および逆量子化部１０３において、動画を構成するフレームから、マクロブロックを抽出する。 - 特許庁 - One or more external inputs, such as row and column address strobes, communicate with the command decoder through the control interface logic.
１個以上の行と列のアドレスストローブのような外部入力は制御インターフェース論理回路を通じてコマンドデコーダと通信する。 - 特許庁 - A video signal obtained by photographing a prescribed monitoring area by a camera module 1 is input to a DSP 4 via a video decoder 3.
カメラモジュール１が所定の監視領域を撮影した映像信号は、ビデオデコーダ３を介してＤＳＰ４に入力される。 - 特許庁 - In this floating point number arithmetic circuit, an instruction with a W bit width is supplied from a memory 200 through a load store unit 110 to an instruction decoder 120.
Ｗビット幅の命令はメモリ２００からロードストアユニット１１０を介して命令デコーダ１２０に供給される。 - 特許庁 - To provide an image decoder to which an in-loop filter can be mounted even with a low processing capability.
処理能力が低くても、ループ内フィルタを実装することが可能な画像復号化装置を提供することを目的とする。 - 特許庁 - To generate a system clock of a system decoder without receiving the effect of a delay fluctuation caused on a network.
ネットワーク上で発生した遅延揺らぎの影響を受けずにシステムデコーダのシステムクロックを生成することができるようにする。 - 特許庁 - Power is supplied from a power unit through the power supply pads 220, 221 to the decoder LSI 51 and the RAMs 52, 53.
デコーダＬＳＩ５１およびＲＡＭ５２，５３には、電源パッド２２０，２２１を介して電源ユニットから電力が供給される。 - 特許庁 - A decoder 2 inputs an encoded audio signal and converts it into an audio signal in the same channel constitution as an audio signal before encoding.
デコード装置は、エンコード後の音声信号を入力して、エンコード前と同じチャンネル構成の音声信号に変換する。 - 特許庁 - To perform encoding and decoding without necessity to transmit the sounding detection result from an encoder to a decoder.
有音検出の判定結果を符号化装置から復号化装置に送信する必要のなく符号化及び復号化を行うこと。 - 特許庁 - A decoder is used to demodulate the data and digital information data is stored into an image storage memory 7, and thus the downloading is carried out.
ダウンロードは、データをデコーダで復調し、デジタル情報のままで画像ストア用メモリ３７に記憶することで実行される。 - 特許庁 - When reproducing, the video data and/or audio data are red from the recording medium, and a decoder 20 decodes the video data and/or audio data.
再生の際には、記録媒体から映像データ及び／又は音声データが読み出され、復号装置２０において復号される。 - 特許庁 - This information processor 10 is equipped with a CPU 1, a RAM 2, an address decoder 3, a flash memory 4, and a masked ROM 5.
本発明の情報処理装置１０は、ＣＰＵ１と、ＲＡＭ２と、アドレスデコーダ３と、フラッシュメモリ４と、マスクＲＯＭ５と、を備える。 - 特許庁 - The first stage interleaver 4-1 interleaves the decoded data and outputs the interleaved data to the second stage inner decoder 1-2.
第１段インタリーバ４−１は復号化データをインタリーブ処理し、インタリーブデータを第２段内復号器１−２へ出力する。 - 特許庁 - Therefore, it is not necessary that the added quantizer-controlling information is sent to the decoder, and the number of the bits to be sent out is reduced.
よって、量子化器制御付加情報がデコーダ宛に送出される必要が無く、送出されるビット数が節約される。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
