「Decoder」を含む例文一覧(7054)
＜前へ 1 2 .... 62 63 64 65 66 67 68 69 70 .... 141 142 次へ＞- An HD radio decoder 300 demodulates the carrier signals of digital radio broadcasting included in the IF signals and outputs first audio data.
ＨＤラジオデコーダ３００はＩＦ信号に含まれるデジタルラジオ放送の搬送波信号を復調して第１のオーディオデータを出力する。 - 特許庁 - By operating at a level other than the bit level, processing capability requirements on both the encoder and the decoder sides can be reduced.
ビットレベル以外のレベルで動作することにより、符号器側と復号器側の両方で処理能力要件を低く抑えることができる。 - 特許庁 - To more properly assign hardware resources to a software encoder or a software decoder under more various conditions.
より多様な条件下において、ソフトウェアエンコーダやソフトウェアデコーダに対してハードウェア資源をより適切に割り当てることができるようにする。 - 特許庁 - In parallel to the writing to the SDRAM 20, the contents data in the SDRAM 20 are transferred to a decoder 21 under the control of a gate array 18.
ＳＤＲＡＭ２０への書き込み並行して、ゲートアレイ１８の制御によって、ＳＤＲＡＭ２０内のコンテンツデータがデコーダ２１へ転送される。 - 特許庁 - The reproduced signal of m tracks is decoded to the television signal of n fields (or n frames) by a high efficiency decoder 111.
また再生されたｍトラックの信号は、高能率復号器111 によってｎフィールド（またはｎフレーム）のテレビジョン信号に復号される。 - 特許庁 - A decoder side replaces pixels in a reverse way to the pixel replacement as above and can decode the signal into the original 4:1:1 signal.
復号化側で上記の画素置き換えと逆の画素置き換えを行うことにより、もとの４：１：１画像信号に復号できる。 - 特許庁 - A video decoder 11, a host microcomputer, a hard disc drive HDD, etc. are added to the system LSI 10 to form a hard disc recorder 1.
このシステムＬＳＩ１０に、ビデオデコーダ１１、ホストマイコン１２、ハードディスクドライブＨＤＤなどを加え、ハードディスクレコーダ１を構成できる。 - 特許庁 - A row pre-decoder 26 receives internal address signals outputted from address latch circuits 110.0-110.7, and outputs a pre-decode signal.
行プリデコーダ２６は、アドレスラッチ回路１１０．０〜１１０．７から出力される内部アドレス信号を受けて、プリデコード信号を出力する。 - 特許庁 - Two corresponding bits are used to inform the decoder of the different kinds of the different subband signal window changeover setting.
本発明では代わりに、異なるサブバンド信号ウィンドウ切換設定種別をデコーダに通知するため２つの対応するビットを使用する。 - 特許庁 - The main decoder 121 includes a latch circuit for holding decode signals obtained by decoding the second part of the pre-decode signal at each bank.
メインデコーダ１２１は、プリデコード信号の第２の部分をデコードして得られるデコード信号をバンクごとに保持するラッチ回路を含んでいる。 - 特許庁 - The decoder 60 executes the decode processing in response to the error of the packet corresponding to the reproduction data of a processing object on the basis of the error table.
デコーダ６０は、エラーテーブルに基づいて、処理対象の再生用データに対応したパケットのエラーに応じたデコード処理を行う。 - 特許庁 - According to this method, MPEG2-TS data adjusting a data amount is written to a decoder 15 for decoding, thereby materializing a speed adjustment.
この方法でデータ量を調整したＭＰＥＧ２−ＴＳデータをデコーダ１５に書き込みデコードさせることで速度調整を実現する。 - 特許庁 - A multiplexing/separating section 12 extracts video data from the data inputted from a digital interface 13 and outputs the extracted data to an MPEG AV decoder 19.
多重化／分離部１２は、デジタルインタフェース１３から入力されたデータから、ビデオデータを抽出し、MPEG AVデコーダ１９に出力する。 - 特許庁 - The data receiver can decode the received encoding data surely by implementing the decoder programs by a decoding practicing means 406.
このデコーダプログラムをデコード実行手段４０６で実行することにより、データ受信装置は受信したエンコードデータを確実に復号化できる。 - 特許庁 - A decoder 28 extracts the unique source identifier from the video signal selected by the switch, and obtains a delay quantity from a look-up table 32.
デコーダ２８は、スイッチが選択したビデオ信号から独自のソース識別子を抽出し、ルックアップ・テーブル３２から遅延量を求める。 - 特許庁 - An LDPC encoder/decoder comprises bit processing units 10-1 to 10-M (M=rm), parity processing units 20-1 to 20-m, and a controller 40.
ＬＤＰＣ符号復号器は、ビット処理ユニット１０-1乃至１０-M（M=rm）と、パリティ処理ユニット２０-1乃至２０-mと、コントローラ４０とを含む。 - 特許庁 - The reproduced signal of a hard disk 11 or an optical disk 12 is supplied to a decoder 13 and a video signal and an audio signal are decoded.
ハードディスク１１または光ディスク１２の再生信号がデコーダ１３に供給され、ビデオ信号およびオーディオ信号が復号される。 - 特許庁 - The descrambler 42 descrambles broadcasting data with the scramble key and outputs the data to the monitor 6 through the decoder 43 to display the program.
デスクランブラ４２は、スクランブルキーで放送データをデスクランブル処理し、デコーダ４３を介してモニタ６に出力し、番組を表示させる。 - 特許庁 - A main thread 1120A outputs the PCM data for every one block to the outside by confirming the completion of the decoding of the decoder thread 1110A.
メインスレッド１１２０Ａは、デコーダスレッド１１１０Ａのデコード終了確認を行って１ブロック毎にＰＣＭデータを外部に出力する。 - 特許庁 - To provide an encoder, decoder, and encoding method capable of encoding and decoding data with a small circuit.
データの符号化および復号化を小規模な回路によって実現することができる符号器、復号器および符号化方法を提供すること。 - 特許庁 - On an decoder side, the correlation values of coding templates for respective blocks are detected, based on the coded digital image signals.
復号側では、符号化されたデジタル画像信号から、各ブロックについての複数の符号化テンプレートに対する相関値を検出する。 - 特許庁 - The separated and extracted video and audio informations are decoded by a decoder 15, while the program-related information is supplied to a CPU 11.
分離抽出されたビデオ情報及びオーディオ情報は、デコーダ１５でデコードされ、番組関連情報はＣＰＵ１１に供給される。 - 特許庁 - To prevent image disturbance due to a change in an operation mode from external synchronization to internal synchronization by a decoder in an image processing system.
画像処理システムにおいて、デコーダが外部同期から内部同期へ動作モードを変更することによる画像の乱れを防止する。 - 特許庁 - The sphere decoder uses Schnorr-Euchner type enumeration adapted to classify points of a multidimensional PPM-PAM modulation.
この球体デコーダは、多次元ＰＰＭ−ＰＡＭ変調のポイントをクラス分けするように構成されたシュノール・オイヒナー型のエニュメレーションを使用する。 - 特許庁 - Then the interleaved redundancy information -L2 is used for the next SISO decoding operations of the decoder 202 and the subtracter 203.
次回のＳＩＳＯ復号器２０２及び減算器２０３における軟入力／軟出力復号でインタリーブ後の尤度情報~Ｌ２を用いる。 - 特許庁 - Thereby decoding in the decoder 16 and processing in the rendering engine 21 are asynchronous to improve the rendering performance.
これにより、デコーダ１６におけるデコードとレンダリングエンジン２１における処理が非同期となり、描画性能を向上させることができる。 - 特許庁 - In this turbo decoder 1, the error correction decoding of the demodulated data multiplied by the constant in this way is operated by using a log map algorithm.
ターボデコーダ１では、このように定数が乗算された復調データに関してログマップアルゴリズムを用いての誤り訂正復号を行う。 - 特許庁 - A decoder can decode a data processing instruction for identifying a lane size that is the magnification of the data element size from the data element size.
デコーダは、データ要素サイズの倍数であるレーンサイズとデータ要素サイズとを識別するデータ処理命令を復号することができる。 - 特許庁 - The decoder 32a performs the parameter conversion of the event information characteristic of a sound source part 33 and supplies the result to a register write control part 32e.
デコーダ３２ａはイベント情報を音源部３３特有の音源パラメータ変換して、レジスタライト制御部３２ｅに供給する。 - 特許庁 - Each IR pass-through protocol identifier identifies an IR pass-through encode/decode protocol available for an IR decoder within the media server 10.
各ＩＲパススルー・プロトコル識別子は、メディアサーバ１０内のＩＲデコーダで使用可能なＩＲパススルー・エンコード／デコード・プロトコルを識別する。 - 特許庁 - A video ES signal is decoded once so as to be restored by a video decoder 101, and encoded again by a video encoder 103 at an arbitrary transmission rate.
ビデオＥＳ信号をビデオデコーダ１０１で１度復号して元に戻し、ビデオエンコーダ１０３で任意の伝送レートで再度符号化する。 - 特許庁 - To compensate deterioration due to atmosphere by j multilevel encoding/decoding systems using the same encoder/decoder at each level.
各レベルで同じ又は同一のエンコーダ／デコーダを用いるｊ個のマルチレベル符号化／復号化システムによって大気による劣化を補償すること。 - 特許庁 - The row local decoder 140 is constituted of drivers corresponding to each of local word lines, each driver is composed of only two MOS transistors.
行ローカルデコーダ（１４０）は、ローカルワードライン各々に対応するドライバで構成され、各ドライバは、２個のＭＯＳトランジスターのみで構成される。 - 特許庁 - METHOD FOR CODING STEPWISE REVERSIBLE IMAGE SIGNAL, METHOD FOR DECODING, CODER, DECODER AND RECORDING MEDIUM FOR ITS CODING AND DECODING PROGRAM
段階的可逆画像信号符号化方法，復号方法，符号化装置，復号装置，およびその符号化，復号プログラムの記録媒体 - 特許庁 - A signal processing circuit 25 which has the functions of a converter 26 and a decoder 27 is provided and a 1st and a 2nd input system are supplied.
コンバータ２６とデコーダ２７の機能を有する信号処理回路２５を設けて、第１および第２入力系を供給する。 - 特許庁 - To provide a decoder and a receiving apparatus which use a predetermined likelihood table to correct a data error after waveform equalization of digital transmission is corrected.
デジタル伝送の波形等化後のデータ誤りを所定の尤度テーブルを用いて訂正する復号器及び受信装置を提供する。 - 特許庁 - The result is used to toggle the arrangement of latches 26 as inputs 25 based on the configuration of the decoder 30 of fill level data 24.
結果は、充填レベル・データ２４のデコーダ３０構成に依る入力２５となるラッチ２６の配置をトグルするために使用される。 - 特許庁 - When turbo decoding is performed at the base station, the element decoder being used in the last decoding is differentiated among respective base stations.
基地局でのターボ復号化において、各基地局によって最後の復号化で使用する要素復号器が異なるようにしておく。 - 特許庁 - For example, the encoder/decoder uses normal, row-skip, column-skip, or differential modes, or other and/or additional modes.
たとえば、エンコーダ／デコーダは、ノーマルモード、行スキップモード、列スキップモード、または差分モード、あるいは他のモードおよび／または追加のモードを使用する。 - 特許庁 - An element decoder 50I deinterleaves data outputted from a soft-output decoding circuit 90 through an interleaver 100.
要素復号器５０_Iは、インターリーバ１００によって、軟出力復号回路９０から出力されたデータに対してデインターリーブ処理を行う。 - 特許庁 - To narrow the area of a sub amplifier circuit of a semiconductor storage device when providing a startup signal for the sub amplifier from a column decoder side.
サブアンプ起動信号を列デコーダ側から供給する際に半導体記憶装置におけるサブアンプ回路の面積を狭くする。 - 特許庁 - The audio data and sub-code data are fetched to a decoder circuit 20 from a digital process circuit 10 and stored respectively in a buffer RAM 30.
デジタル処理回路１０からオーディオデータとサブコードデータとをデコーダ回路２０に取り込み、それぞれをバッファＲＡＭ３０に記憶させる。 - 特許庁 - QUANTIZATION APPARATUS, QUANTIZATION METHOD, INVERSE QUANTIZATION APPARATUS, INVERSE QUANTIZATION METHOD, SPEED AND SOUND ENCODER AND SPEECH AND SOUND DECODER
量子化装置、量子化方法、逆量子化装置、逆量子化方法、音声音響符号化装置および音声音響復号装置 - 特許庁 - An MPEG-2 encoder/decoder applies analog/digital conversion or digital/analog conversion and compression to a video frame received via a network.
ネットワークを介して伝送されたビデオ・フレームはＭＰＥＧ−２エンコーダ／デコーダにてＡ／Ｄ及びＤ／Ａ変換、並びに圧縮を受ける。 - 特許庁 - As a result, the stream decoder 8 reads the video data of the frame [15] from the frame memory 71 during a seek operation to the frame [18].
この結果、ストリームデコーダ８は、前記フレーム〔１８〕へのシーク動作期間にフレーム〔１５〕のビデオデータをフレームメモリ７１から読み込むことになる。 - 特許庁 - A decoder 40 has a video decoding section 49 that conducts decoding processing at a speed faster than a display speed and a video buffer 43.
復号装置４０は、表示速度より速い速度で復号処理を行うビデオ復号部４９と、ビデオバッファ４３とを有している。 - 特許庁 - SUBBAND ADPCM ENCODING/DECODING METHOD, SUBBAND ADPCM ENCODER/DECODER AND WIRELESS MICROPHONE TRANSMITTING/ RECEIVING SYSTEM
サブバンドＡＤＰＣＭ符号化方法、復号方法、サブバンドＡＤＰＣＭ符号化装置、復号装置およびワイヤレスマイクロホン送信システム、受信システム - 特許庁 - To easily inspect trouble of an address decoder circuit including readout of data stored in a data memory section corresponding to an address signal.
アドレス信号に対応するデータメモリ部に記憶されたデータの読出しも含めたアドレスデコーダ回路の障害を容易に検査可能とする。 - 特許庁 - The multi-decoder part 5 successively decodes the one-segment digital signals received in the reception part 1 for each of a plurality of broadcasting programs by hardware processing.
マルチデコーダ部５は、ハードウェア処理により、受信部１で受信したワンセグデジタル信号を、複数の放送番組毎に順次にデコードする。 - 特許庁 - The processing section 33 includes two input interfaces 331A, B for receiving transport streams TS from the tuners, and a moving image decoder 332.
処理部３３は、チューナーからのトランスポートストリームＴＳを受信する２個の入力インターフェース３３１Ａ、Ｂ、動画像デコーダ３３２を含む。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
