「Decoder」を含む例文一覧(7054)

<前へ 1 2 .... 72 73 74 75 76 77 78 79 80 .... 141 142 次へ>
  • To provide a semiconductor memory device which can suppress variations in the threshold voltages of memory cells caused depending on a distance from a row decoder to a memory cell.
    ロウデコーダからメモリセルまでの距離よって生じるメモリセルの閾値電圧のばらつきを抑制することができる半導体記憶装置を提供する。 - 特許庁
  • Then, the control part 80 makes the reading part 30 read a video/sound/auxiliary data file of the selected thumbnail image to decode the data file by the decoder 60.
    そして、制御部80は、選択されたサムネイル画像の映像/音声/補助データファイルを読出し部30に読み出させ、デコーダ60でデコードさせる。 - 特許庁
  • To achieve full-quality multi-channel reconstruction, dependent on an available decoder by allowing combination of parametric multi-channel audio encoding with matrixing technique.
    マトリクス化技術とパラメータ多チャネルオーディオ符号化の結合を可能にし、利用可能なデコーダに依存して完全品質の多チャネル再構成を実現する。 - 特許庁
  • A normal row decoder 9 decodes a row address specified by the CPU 3 and selects any one of normal memory cell lines on the basis of a decoding result.
    正規ロウデコーダ9は、CPU3によって指定されたロウアドレスをデコードし、デコード結果に基づいて、いずれかの正規メモリセルの行を選択する。 - 特許庁
  • To provide an encoder, a decoder, an encoding program, a decoding program and a data transfer system capable of efficiently distributing, transferring and restoring data.
    効率よくデータを分散して転送し、復元することができる符号化装置、復号装置、符号化プログラム、復号プログラム、データ転送システムを提供する。 - 特許庁
  • The color image is converted into a monochrome image by a coder/decoder 14, or the colored original is read again as a monochrome image for attaching the monochrome image to the e-mail.
    白黒画像を電子メールに添付する場合には、カラー画像を符号化/復号化部14で白黒画像に変換するか、再度白黒画像として読み込む。 - 特許庁
  • Among the output signals Sc of the frequency deinterleaver, PLP (data) is supplied to a time deinterleaver, while L1 (included in a P2 symbol) is supplied to the LDPC decoder.
    周波数デインタリーバの出力信号Scのうち、PLP(data)は時間デインタリーバに供給される一方、L1(P2シンボルに含まれる)はLDPC復号部に供給される。 - 特許庁
  • Thus, even when an input signal is in an abnormal state, an input level value is initialized so as to normally operate the Viterbi decoder.
    これにより、入力信号が非正常状態である場合にもビタービデコーダをして正常動作せしめるように入力レベル値を初期化できる。 - 特許庁
  • The control unit 2 then monitors a decoder 5 to determine whether or not an I picture can be acquired from an image signal of a leading virtual channel which is multiplexed.
    そして、制御部2は、デコーダ5を監視し、多重化されている先頭の仮想チャンネルの画像信号からIピクチャが取得できたかどうかを判断する。 - 特許庁
  • A decoder has a structure and a method which are substantially reverse to those of the encoder, and generates a reproduced audio signal which cannot be auditorily discriminated from the original signal.
    復号器は、実質的に、符号器の構造および方法の逆であり、元の信号と聴覚的に区別できない再生音声信号を生じさせる。 - 特許庁
  • Thus, it is not required to transmit the characteristics parameter to the video decoder chip 3 via the I2C bus 7 at every switching time of channels, and the channels are switched at a high-speed.
    これにより、チャンネル切り換え毎にI^2Cバス7を介してビデオデコーダ・チップ3へ特性パラメータを伝送する必要がなく、高速にチャンネル切り換えできる。 - 特許庁
  • To provide a variable length decoder in which variable length encoded data can be highly efficiently decoded with a small number of hardware resources and power consumption is reduced.
    少ないハードウェア資源で可変長符号化データの復号を高効率に実現でき、かつ、消費電力の低い可変長復号装置を提供する。 - 特許庁
  • Thereby, new information is added not affecting the information output by the decoder to the filler bits, having no meaning as information until now.
    これより、これまで情報として意味を持たなかった埋め草ビットに対して、復号器が出力する情報に影響しない、新たな情報が付加される。 - 特許庁
  • To provide a signal processing apparatus provided with an inexpensive encoder and decoder for an LDPC (low-density parity check) code whose calculation processing time is short.
    低コストで、演算処理時間が短いLDPC符号の符号化器および復号器を備えた信号処理装置を提供することを目的とする。 - 特許庁
  • To enable dubbing of reproducing data of a CD by CD-R drive while commonly using a CD decoder with both of a DVD drive and a CD-R drive.
    DVDドライブ及びCD−Rドライブの両方でCDデコーダを共用しながら、CDの再生データをCD−Rドライブによりダビング可能とする。 - 特許庁
  • That is, an address comparator circuit 3 and a column decoder 4 or the like (a selection means) are used to select the memory cell whose address is stored in the register 1 to be a start memory cell for the succeeding verification.
    更に、この記憶手段にアドレスが記憶されたメモリセルを次のプログラムベリファイにおける開始メモリセルとする選択手段が設けられている。 - 特許庁
  • Thereafter, the media stream is multicast to the new decoder after bringing packet transmission of the unicast media stream into alignment with packet transmission of the multicast media stream.
    その後、メディアストリームは、ユニキャストメディアストリームのパケット伝送がマルチキャストメディアストリームのパケット伝送と整列させられた後、その新たな復号器にマルチキャストされる。 - 特許庁
  • To provide an alignment device that can detect a start code of an MPEG video decoder at a high-speed with a simple circuit configuration.
    MPEGビデオ復号装置におけるスタートコードの検出を簡単な回路構成で、かつ、高速に行うことができるようにしたアライン装置を提供する。 - 特許庁
  • To provide a semiconductor memory in which power consumption is reduced by decreasing the number of signal lines connected to a bank side and preventing needless operation of a pre-decoder.
    バンク側に行く信号ラインを減少させてプリデコーダの不要な動作を防ぎ、パワー消耗を減少させた半導体メモリ装置を提供する。 - 特許庁
  • A central control unit 14 and a decoder 24 obtain a new state of the state machine depending on the state of the hardware circuit 22 in response to the condition and the filtered data.
    中央制御ユニット14及びデコーダ24は、条件及びろ波されたデータに応じて、ハードウェア回路22の状態から、ステート・マシンの新たな状態を求める。 - 特許庁
  • A decoder side decodes the coded layers except the encrypted layer for users whose browsing of the encrypted layer is limited, and the decoded layers are displayed.
    復号側では、暗号化レイヤの閲覧が制限されているユーザに対しては、暗号化レイヤが復号されずに符号化されたレイヤが復号され、表示される。 - 特許庁
  • (CLK30), (CLK20), and (CLK60) are generated from each decoder circuit 3, 4, and 5, and they are separated to necessary clock systems and controlled by (CTRL) in a clock control circuit 6.
    各デコーダ回路3,4,5により(CLK30),(CLK20),(CLK60)を生成、クロック制御回路6内で必要なクロック系統に分割され、(CTRL)により制御される。 - 特許庁
  • A user inserts a decoder card of a required medium to the reception box main body to provide a reception function of the medium to the reception box.
    ユーザは、必要なメディアのデコーダカードを受信ボックス本体に挿入することにより、そのメディアの受信機能を受信ボックスに持たせることができる。 - 特許庁
  • A sub-picture decoded by a sub-picture decoder 15 is matched to presented time by the engine 17 and then, is converted into a packet by a 1394 packet converting part 29.
    サブピクチャデコーダ15でデコードされたサブピクチャは、プレゼンテーションエンジン17で提示時刻合わせした後、1394パケット変換部29でパケットに変換される。 - 特許庁
  • An attribute flag coder 102 compresses information which helps a decoder side to estimate that the region is coded by which quantization matrix.
    属性フラグ符号化器102は、領域をどのような量子化マトリクスで符号化したかを、復号側で推定するのに役立つ情報を圧縮する。 - 特許庁
  • To detect that image data with standards, which is not applicable to a device, is inputted when such input is performed and also prevent the image data from being given to a decoder.
    機器に適合しない規格の画像データが入力された場合に、その旨を検知すると共に、その画像データがデコーダに入力されないようにする。 - 特許庁
  • The refresh region is set by, for example, an address scramble circuit 90 provided between an address buffer 91 and an address decoder 92.
    なお、このようなリフレッシュ領域は、アドレスバッファ91とアドレスデコーダ92との間に設けられるアドレススクランブル回路90などによって設定される。 - 特許庁
  • A video decoder part 110 makes a second display part 115 display an image where the success and failure of recording can be recognized by a user on the basis of the recording statuses.
    ビデオデコーダ部110は、この録画状況に基づいて、録画の成功及び失敗がユーザに認識可能な画像を第2表示部115に表示させる。 - 特許庁
  • The moving picture decoder of this invention selects and utilizes a plurality of motion compensation means corresponding to the moving picture encoder of this invention.
    本発明の動画像復号化装置は、本発明の動画像符号化装置に対応し、複数の動き補償手段を選択して利用するものである。 - 特許庁
  • When a trigger key is pressed, a control circuit 6 inputs a bar code through a scanner 1 and a decoder 2 and adds one to the number of articles corresponding to the bar code.
    トリガーキーが押下されると、制御回路6は、スキャナ1およびデコーダ2を介してバーコードを入力し、バーコードに応じた商品の数を+1する。 - 特許庁
  • ARITHMETIC ENCODER/DECODER RESISTANT TO BIT ERROR AND ITS METHOD, COMPUTER-READABLE RECORDING MEDIUM FOR RECORDING ARITHMETIC ENCODING/DECODING PROGRAM RESISTANT TO BIT ERROR
    耐ビットエラー算術符号化/復号化装置及びその方法、耐ビットエラー算術符号化/復号化プログラムを記録したコンピュータが読み取り可能な記録媒体 - 特許庁
  • A parameter extraction module 24 extracts the 1st parameter value from the carrier stream and a decoder 22 extends the carrier stream and generates a test video signal.
    パラメータ抽出モジュール24は、搬送ストリームから第1パラメータ値を抽出し、デコーダ22は、搬送ストリームを伸長して試験ビデオ信号を発生する。 - 特許庁
  • To provide a multistage decoder for decoding a block of symbols received via a noisy channel to a codeword comprising an error correction code.
    雑音を有するチャネルを介して受信されたシンボルから成るブロックを誤り訂正符号から成る符号語に復号するための多段復号器を提供する。 - 特許庁
  • The system also includes a receiver with a decoder that utilizes the parity blocks for performing a packet validation procedure to identify corrupted packets from among the transmission packets.
    また、パケット検証処理を実行するためにパリティブロックを用いて、送信パケットの中から破損パケットを識別するデコーダを具備する受信機を備える。 - 特許庁
  • A recording and reproducing apparatus has an encoder/decoder as CODEC, a writing/reading control part reading writing data for a HDD, a drive reading and writing for a DVD.
    記録再生装置は、CODECとしてのエンコーダ/デコーダと、HDDにデータを読み書きする読み書き制御部と、DVDにデータを読み書きするドライブを有している。 - 特許庁
  • Thereafter, in a viterbi decoding circuit for which an additional circuit is added to a viterbi decoder corresponding to the single encoding rate same as the one on a modulation side, the viterbi decoding is performed.
    しかる後に、変調側と同じ単一の符号化率に対応するビタビ復号器に追加回路を加えたビタビ復号回路にてビタビ復号を行う。 - 特許庁
  • An external memory 17 is externally attached to an audio decoder 11 consisting of an LSI, and all programs used in the processor 13 are stored in the external memory 17.
    外部メモリ17は、LSIによるオーディオデコーダ11に外付けされたメモリであり、プロセッサ13において使用される全プログラムが記憶される。 - 特許庁
  • Further, the operational amplifier A105-2 receives two select voltages VA and VB output by a decoder D103-2, and outputs a generated driving voltage to an output node N100-2.
    また、オペアンプA105-2は、デコーダD103-2によって出力された2つの選択電圧VA,VBを受け、生成した駆動電圧を出力ノードN100-2に出力する。 - 特許庁
  • A single decoder is sorted so that necessary operations can be dynamically executed based on data streams fluctuating at different throughput rates.
    本発明の単一の復号化器は、異なるスループットレートで変動するデータストリームに基づいて必要とされる操作をダイナミックに実行するよう区分けされる。 - 特許庁
  • The decoder 211 selects an output from among 64 pieces of outputs (Q0 to Q63) in response to an inputting decode signal Dec(5:0).
    デコーダ211は、入力する6ビットのデコード信号Dec(5:0)に対応して、64個の出力(Q0〜Q63)の中から一つの出力を選択する。 - 特許庁
  • The controller 100A extracts AV data of the respective content data from the multiplexed content data, and outputs the selected AV data from the MPEG decoder 50A.
    コントローラ100Aは、多重化コンテンツデータから各コンテンツデータのAVデータを抽出させ、MPEGデコーダ50Aから選択されたAVデータを出力させる。 - 特許庁
  • When the CPU performs access to the first - fourth work buffers 141-144, an address decoder operates address conversion based on a value R151 of the work register 151.
    CPUが第1乃至第4ワークバッファ141〜144へアクセスする場合、アドレスデコーダがワークレジスタ151の値R151に基づいてアドレス変換を行う。 - 特許庁
  • To operate normally a vector scope, even when the phase to a burst signal of a sub-carrier wave signal inputted into a decoder does not completely coincide.
    デコーダに入力される副搬送波信号のバースト信号に対する位相が、完全に一致していない場合であっても、ベクトルスコープを正常に機能させる。 - 特許庁
  • To easily understandably indicate that newly specified ATRAC3 system data are being reproduced by an ATRAC decoder not for the ATRAC3 system during silent reproduction.
    無音再生された場合に、新たに規格化されたATRAC3方式のデータを、未対応のATRACデコーダで再生していることを分かり易く示す。 - 特許庁
  • To provide an encoder and a decoder of a broad band audio signal, capable of encoding a broad band audio signal, while maintaining a low transmission rate.
    低伝送率を維持しつつ広帯域のオーディオ信号を符号化することができる広帯域オーディオ信号の符号化装置および復号化装置を提供する。 - 特許庁
  • A ground line to which a grounding voltage GND to be used in a sub-column decoder 125a is supplied, is formed on a metal wiring layer 204 of a second layer (2M).
    第2層(2M)の金属配線層204にサブコラムデコーダ125aで用いる接地電圧GNDが供給される接地線が形成される。 - 特許庁
  • At the time of fault of the transmission server in the current system, the decoder changes a referring IP address of a material supply source and transmits the material to the material registration server.
    現用系の送出サーバの障害時にはデコーダは素材供給元の参照IPアドレスを素材登録サーバに変更して送出を可能とする。 - 特許庁
  • Further, a result obtained by weighting the likelihood of the reception signal, according to the signal level or interference signal quantity, is inputted to a Viterbi decoder, as a metric.
    さらに、受信信号の尤度に対して、信号レベルや妨害信号量に応じた重み付けを行ったものをメトリックとして、ビタビ複号器に入力する - 特許庁
  • On a selected decoding path, series-connected decoding transistors are all turned on to transmit a corresponding gradation voltage to an output node of the decoder circuit.
    選択されたデコード経路では、直列接続されたデコードトランジスタが全てオンされて、対応の階調電圧がデコーダ回路の出力ノードへ伝達される。 - 特許庁
  • Source codes constituting the firmware are read out in order to an instruction decoder 103 according to the count value specified by a program counter 101 and decoded.
    このファームウェアをなすソースコードは、プログラムカウンタ101で指定されるカウント値に従って命令デコーダ103に順次読み出されて解読される。 - 特許庁
<前へ 1 2 .... 72 73 74 75 76 77 78 79 80 .... 141 142 次へ>

例文データの著作権について

  • 特許庁
    Copyright © Japan Patent office. All Rights Reserved.