「Design Rule Check」を含む例文一覧(27)
- DESIGN RULE MANAGEMENT METHOD, DESIGN RULE MANAGEMENT PROGRAM, RULE CONSTRUCTION DEVICE AND RULE CHECK DEVICE
設計ルール管理方法、設計ルール管理プログラム、ルール構築装置およびルールチェック装置 - 特許庁 - SYSTEM AND METHOD FOR CHECKING DESIGN RULE AND DESIGN RULE CHECK PROGRAM RECORDING MEDIUM
デザインルールチェックシステム、デザインルールチェック方法、及びデザインルールチェックプログラム記録媒体 - 特許庁 - To provide a technique capable of shortening processing time of design rule check (DRC) in a design verification device which performs design verification in developing an electronic circuit.
電子回路の開発時に設計検証を行う設計検証装置に関し，ＤＲＣ（Design Rule Check ）の処理時間を短縮することが可能となる技術を提供する。 - 特許庁 - To easily perform ERC rule check from process rule data provided from a design process.
設計工程から提供されたプロセスルールデータから容易にＥＲＣルールチェックを行う。 - 特許庁 - To precisely execute a design rule check with a circuit pattern which CAD data represents.
ＣＡＤデータが示す回路パターンに対して、精度良くデザインルールチェックを実行する。 - 特許庁 - This design support system is provided with a design check device 2 linked with the shape information producing device 1, and the control server 3 for controlling a dimension rule checked by the design check device, and a check result.
形状情報作成装置１と連携する設計チェック装置２と、設計チェック装置がチェックする寸法規則およびチェック結果を管理する管理サーバ３とを備える。 - 特許庁 - Data not infringing the rule 1 is output as pattern forming design data, and data infringing the rule 1 is subjected to check by a second design rule 4 having an allowable range wider than that of the rule 1.
ルール１に違反していないデータをパターン作成用設計データとして出力するとともにルール１に違反しているデータをルール１よりも許容範囲の広い第２のデザインルール４によるチェックにかける。 - 特許庁 - To provide a design rule check verification device and a design rule check verification method capable of verifying easily a DRC rule, and capable of confirming easily whether a verification result is correctly executed or not.
ＤＲＣルールの検証を容易に行うことができるとともに、その検証結果が正しく実施されているか否かも容易に確認することができるデザインルールチェック検証装置およびデザインルールチェック検証方法を提供する。 - 特許庁 - A design support system 1 performs a design rule check by a CAD section 11 during designing work, and records an elapsed time during the designing work measured by a design lapse time measurement section 12 and information about the number of errors detected through the design rule check in a learning database 13.
設計支援システム１では、ＣＡＤ部１１により設計作業中に設計ルールチェックを実施し、設計経過時間測定部１２により計測された設計経過時間と、設計ルールチェックにより検出されたエラー数の情報とを学習用データベース１３に記録する。 - 特許庁 - To provide a wiring design method, capable of acquiring a wiring result in which DRC (design rule check) errors are fewer (wire connection rate is high) than those in conventional techniques.
従来技術よりもＤＲＣエラーの少ない（結線率の高い）配線結果を得ることのできる配線設計方法を提供する。 - 特許庁 - To provide an electrical check system for circuit design capable of performing an appropriate electrical check by reducing a workload during a rule check in designing circuits of a PCB and a PWB.
ＰＣＢ、ＰＷＢの回路設計におけるルールチェックに際し、作業の負担を軽減し、適切な電気的チェックを行うことのできる回路デザイン電気的チェックシステムを提供する。 - 特許庁 - A design rule check control part 8, measuring part 10 and deciding part 9 of a rule check device 1 obtain the three-dimensional position relation of elements constituting the semiconductor package on the basis of the three-dimensional data and decide whether the obtained position relation is appropriate on the basis of design rule data 4.
ルールチェック装置１のデザインルールチェック制御部８、計測部１０および判定部９は、その３次元のデータに基づいて半導体パッケージを構成する要素と要素の３次元的な位置関係を求め、求められた位置関係が適切か否かをデザインルールデータ４に基づいて判定する。 - 特許庁 - To provide a pattern inspection method for efficiently performing lithography rule check on a design pattern after optical proximity correction.
光近接効果補正後の設計パターンに対して効率的にリソグラフィールールチェックを行うパターン検査方法を提供する。 - 特許庁 - To sharply shorten a time for DRC (Design Rule Check) verification when already verified layout pattern data are partially changed.
検証済のレイアウトパタンデータに部分的に変更を加えたときのＤＲＣ検証の時間を大幅に短縮する。 - 特許庁 - Data checked by a first design rule 1 of design data of a pattern to be formed within a semiconductor device is corrected based on a correction guideline 5, and subjected again to the first desiging rule check.
半導体装置内に形成されるパターンの設計データのうち第１のデザインルール１によるチェックが済んだデータを修正指針５に基づいて修正し、再び第１のデザインルールチェックにかける。 - 特許庁 - To provide a suspected part pointing-out device, a suspected part pointing-out method, a design rule generation device and a design rule generation program, allowing cost reduction in check work of a suspected part on a wiring board.
配線基板における被疑箇所の検査作業において、コスト低減することができる被疑箇所指摘装置、被疑箇所指摘方法、デザインルール生成装置及びデザインルール生成プログラムを提供すること - 特許庁 - The defect testing method comprises the following steps for preparing a design data set for forming the photomask, searching the sub-ground rule features out of the design data set, removing the sub-ground rule features out of the design data set to form a check data set, and checking the photomask formed according to the design data set by using the check data set.
本発明の方法は、フォトマスク作製用のデザインデータセットを作製し、デザインデータセット中のサブ・グラウンドルールフィーチャを検索し、デザインデータセットからサブ・グラウンドルールフィーチャを除去して検査データセットを作成し、デザインデータセットに従って作製されたフォトマスクを検査データセットを使用して検査するステップを有する。 - 特許庁 - Layout polygonal data forming the test pattern is created, and informations on a design rule identifier, a check sort of rule, a check value, a fine adjustment range of check pattern, and steps are added to an edge of a counterpart as a checking object of polygonal data within a predetermined range, thereby, the correct test pattern can be formed.
テストパターンを構成するレイアウトのポリゴンデータを作成し、そのポリゴンデータのチェック対象となる対のエッジに、デザインルール識別子、ルールのチェック種別、チェック値、チェックパターンの微調整範囲およびステップの情報を、所定の範囲内で順次付加させていくことで正しいテストパターンを生成する。 - 特許庁 - To easily check design rule in response to PTL data by utilizing an existing logic simulator and API prepared corresponding to the existing logic simulator.
既存の論理シミュレータ及びそれにあらかじめ用意されているＡＰＩを利用して、ＲＴＬデータに対して設計ルールチェック等を容易に実施する。 - 特許庁 - The DRC section performs Design Rule Check (DRC) by referring the layout information of an internal wiring in a capacitor cell and the layout information of a signal wiring in the semiconductor integrated circuit of a design object.
ＤＲＣ部は、キャパシタセルにおける内部配線のレイアウト情報と、設計対象の半導体集積回路における信号配線のレイアウト情報とを参照してデザインルールチェック（ＤＲＣ）を行う。 - 特許庁 - To provide an art for providing a system and a method for supporting a check rule design for shortening a definition time and a correction time of check rules for checking business legitimacy even if there are various business rules.
様々なビジネスルールが存在しても、業務的な正当性をチェックするチェックルールの定義時間や修正時間を短縮するための、チェックルール設計支援システムおよび方法を提供する技術が求められている。 - 特許庁 - To provide a layout creation device and a manufacturing method for a semiconductor circuit for preventing occurrence of a pseudo error in checking a design rule due to coexistence of an actual circuit pattern and a dummy pattern in a layout pattern for performing an accurate and reliable design rule check on the actual circuit pattern.
レイアウトパターンにおける実回路パターンとダミーパターンとの混在に起因したデザインルール・チェック時の擬似エラーの発生を解消して、実回路パターンに対する正確で信頼性の高いデザインルール・チェックを行うことを可能とした半導体集積回路のレイアウト作成装置および半導体集積回路の製造方法を提供する。 - 特許庁 - To provide a method for manufacturing a semiconductor device to reduce the time required for verifying DRC (design rule check) while improving reliability in a mask pattern data subjected to optical proximity correction, and to provide a semiconductor device.
光近接効果補正したマスクパターンデータについて信頼性を向上させつつＤＲＣの確認に要する時間を短縮する半導体装置の製造方法及び半導体装置を提供する。 - 特許庁 - The integrated verification and manufacturability tool includes a hierarchical database to store design data accessed by a plurality of verification tool components (e.g., layout versus schematic [440], design rule check [450], optical process correction [430], and phase mask shift assignment [420]).
集積化検証および製造適応ツールは、複数の検証ツールコンポーネント（例えば、レイアウト対回路図［４４０]、設計ルールチェック[４５０]、光学プロセス修正[４３０]、位相マスクシフト割り当て[４２０]）によってアクセスされる設計データを格納する階層型データベースを含む。 - 特許庁 - The integrated verification and manufacturability tool includes a hierarchical database to store design data accessed by a plurality of verification tool components (e.g., layout versus schematic 440, design rule check 450, optical process correction 430, and phase shift mask assignment 420).
集積化検証および製造適応ツールは、複数の検証ツールコンポーネント（例えば、レイアウト対回路図４４０、設計ルールチェック４５０、光学プロセス修正４３０、位相マスクシフト割り当て４２０）によってアクセスされる設計データを格納する階層型データベースを含む。 - 特許庁 - A circuit checking part 101 refers to a database file 202 and a design rule table DT, checks a circuit diagram designated by the file 202, and outputs the check result as an error report file ER.
回路チェック部１０１は、データベースファイル２０２、及び設計ルーツテーブルＤＴを参照して、そのファイル２０２から特定される回路図のチェックを行い、そのチェック結果をエラーレポートファイルＥＲとして出力する。 - 特許庁 - A circuit checking part 101 refers to a database file 202 and the design rule table DT, checks a circuit diagram designated by the file 202, extracts a component to which a voltage level which should not be supplied will be supplied, wraps up information on the component as the check result in an error report file ER, and outputs it.
回路チェック部１０１は、データベースファイル２０２、及び設計ルーツテーブルＤＴを参照して、そのファイル２０２から特定される回路図のチェックを行い、供給されるべきでない電圧レベルが供給される部品を抽出し、その部品についての情報をチェック結果としてエラーレポートファイルＥＲにまとめて出力する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
