「Device Under Test」を含む例文一覧(277)
1 2 3 4 5 6 次へ＞- DEVICE UNDER TEST
検査デバイス - 特許庁 - TEST METHOD FOR DEVICE UNDER TEST
被試験装置の試験方法 - 特許庁 - IC CONTACTOR FOR DEVICE UNDER TEST
被試験デバイスのＩＣコンタクタ - 特許庁 - To provide a semiconductor test device capable of improving the throughput of DUT (device under test) inspection.
ＤＵＴ検査のスループットを改善できる半導体検査装置を提供すること。 - 特許庁 - To accurately measure current consumption of a device under test.
被試験デバイスの消費電流を精度良く測定する。 - 特許庁 - VIRTUAL TEST SYSTEM CORRESPONDING TO SIMULTANEOUS TEST OF A PLURALITY OF DEVICE UNDER-TESTS (DUT)
複数のデバイスアンダーテスト（ＤＵＴ）の同時テストに対応したヴァーチャルテストシステム - 特許庁 - This semiconductor testing system is provided with a semiconductor test equipment for feeding test signal to the device under test and testing the device under test, the performance board for electrically connecting the semiconductor test equipment with the device under test, and a carrier device for conveying the device under test to electrically connect it with the performance board.
半導体試験システムは、被試験デバイスに試験信号を供給し、被試験デバイスの試験を行う半導体試験装置と、半導体試験装置と被試験デバイスとを電気的に接続するパフォーマンスボードと、被試験デバイスを搬送し、パフォーマンスボードに被試験デバイスを電気的に接続させる搬送装置とを備える。 - 特許庁 - DEVICE MEASURING APPARATUS AND SUPPRESSION METHOD FOR TEMPERATURE CHANGE OF DEVICE UNDER TEST
デバイス測定装置及び被測定デバイスの温度変化抑制方法 - 特許庁 - First, digital outputs of a device under test (DUT) clock are captured on an automated test equipment (ATE: Automated Test Equipment) digital channel.
まず、自動試験装置（ＡＴＥ：Automated Test Equipment）ディジタル・チャンネル上の被試験デバイス（ＤＵＴ）クロックのディジタル出力を、キャプチャする。 - 特許庁 - The semiconductor test device 1 outputs a signal for a device 50 under test, and determines the quality of the device 50 under test on the basis of respective result signals obtained from the plurality of pins of the device 50 under test.
半導体試験装置１は、被試験デバイス５０に対して信号を出力し、被試験デバイス５０の複数のピンから得られるそれぞれの結果信号に基づいて被試験デバイス５０の良否を判定するものである。 - 特許庁 - To prevent generation of DUT (Device Under Test)destruction by output abnormality of a test signal generation part during a test.
テスト中に、テスト信号発生部の出力異常によってＤＵＴ破壊を起こさないようにする。 - 特許庁 - To improve the efficiency in a device test and reduce test costs per DUT (Device Under Test) by making effective use of limited hardware resources.
限られたハードウェア資源を有効利用し、デバイス試験の効率を上げ、ＤＵＴ当たりの試験コストを低減する。 - 特許庁 - DEFECT ANALYSIS APPARATUS FOR PERFORMING DEFECT NAVIGATION OVER DEVICE UNDER TEST
被試験デバイスの不良ナビゲーションを行う不良解析装置 - 特許庁 - A test program debug device includes a device under test simulator and a semiconductor testing apparatus simulator.
本発明のテストプログラムデバッグ装置は、被試験デバイスシミュレータ及び半導体試験装置シミュレータとを備える。 - 特許庁 - TESTING DEVICE FOR TESTING DEVICE UNDER TEST, HAVING SWITCH FOR SELECTING DIFFERENT PATHS
異なるパスを選択するスイッチを備える、被試験デバイスを試験する試験デバイス - 特許庁 - To inexpensively measure characteristics of a device under test relatively accurately.
被検査デバイスの特性を比較的精度よく低コストで測定する。 - 特許庁 - To realize a memory test system which can improve throughput when testing a device under test.
被試験デバイスのテスト時のスループットを向上することのできるメモリテストシステムを実現すること。 - 特許庁 - The tester has an analog test portion which makes an analog test of each device under test and outputs a retiming clock, and a digital test portion which performs retiming by the retiming clock of this analog test portion and makes a digital test of the device under test.
本装置は、被試験対象のアナログ試験を行い、リタイミングクロックを出力するアナログ試験部と、このアナログ試験部のリタイミングクロックによりリタイミングを行うと共に、被試験対象のデジタル試験を行うデジタル試験部とを有することを特徴とする装置である。 - 特許庁 - The functional test pattern is inputted to a reference device 2 and a device under test 4, and both devices 2 and 4 are operated likewise.
機能テストパターンは基準デバイス２と被検査デバイス４に入力し、各デバイス２，４は同じように動作する。 - 特許庁 - This test system has many test channels, applies a test pattern to the device pins of a device under test(DUT) via the test channels, and verifies the response output of the DUT.
本テストシステムは多数のテストチャンネルを有し、そのテストチャンネルを経由して被試験デバイス（ＤＵＴ）のデバイスピンにテストパターンを印加して、そのＤＵＴの応答出力を検証する。 - 特許庁 - To provide a reconstructed method for inputs to an device under test.
被検査デバイスに対する入力の再構成方法を提供すること。 - 特許庁 - The third ports (17, 32 and 117) of the device under test are connected to the second ports (13 and 113) of the device tester.
被測定デバイスの第３のポート(17,32,117)をデバイステスターの第２のポート(13,113)に接続する。 - 特許庁 - The second ports (16, 31 and 116) of the device under test are connected to the first ports (12 and 112) of the device testers (11 and 111).
被測定デバイスの第２のポート(16,31,116)をデバイステスター(11,111)の第１のポート(12,112)に接続する。 - 特許庁 - To provide a burn-in device capable of easily uniforming and controlling the temperature of each device under test in a burn-in test.
バーンイン試験における各被試験デバイスの温度を容易に均一化して制御可能なバーンイン装置を提供する。 - 特許庁 - To execute testing upon acquiring a clock signal output from a device under test.
被試験デバイスから出力されるクロック信号を取得して試験する。 - 特許庁 - To provide a testing device capable of reducing an effect of a leakage current varied in response to a temperature of a device under test, and capable of determining precisely quality of the device under test.
被試験デバイスの温度に応じて変化するリーク電流の影響を低減し、被試験デバイスの良否を精度よく判定することができる試験装置を提供する。 - 特許庁 - To provide a sample cooling device, a hardness test device, and a hardness test method for implementing a hardness test under a stable low temperature environment.
安定した低温環境で硬さ試験を実施することができる試料冷却装置、硬さ試験機及び硬さ試験方法を提供すること。 - 特許庁 - This testing device for testing a device to be tested is equipped with a test module for supplying test data to a device under test, a test program storage part for storing a plurality of test programs for realizing respectively a plurality of test sequences, and a control device for controlling operation by the test module by performing the test program.
被試験デバイスを試験する試験装置であって、被試験デバイスに試験データを供給するテストモジュールと、複数の試験シーケンスをそれぞれ実現する複数の試験プログラムを格納する試験プログラム格納部と、試験プログラムを実行することによりテストモジュールによる動作を制御する制御装置とを備える。 - 特許庁 - To provide a semiconductor storage device which can execute memory test in a short period of time under a plurality of test conditions.
短時間で、複数の条件下におけるメモリテストが実行可能な半導体記憶装置を提供する。 - 特許庁 - To provide a testing device which can conduct an environmental test with a plurality of modules under different test conditions.
複数のモジュールの環境試験を異なる試験条件で行うことができる試験装置を提供する。 - 特許庁 - To enable a logic analyzer to precisely test the overflow state and the underflow state of a stack memory inside a device under test.
ロジック・アナライザで、被試験装置内のスタック・メモリのオーバーフロー状態及びアンダーフロー状態を正確に試験する。 - 特許庁 - To provide an interface circuit for a device under test which can suppress increase in size of a semiconductor device.
半導体装置の大型化を抑制できる被検査装置用インタフェース回路を提供する。 - 特許庁 - To flexibly allocate a measuring port of VNA (vector network analyzer) to a device port of an adapter and a DUT (device under test).
アダプタ及びＤＵＴの装置ポートに対するＶＮＡの測定ポートを柔軟に割り当てる。 - 特許庁 - The present invention improves a tester simulation system for simulating a test of a device under test on the basis of a test program.
本発明は、テストプログラムに基づいて、被試験対象のテスタによる試験をシミュレーションするテスタシミュレーション装置に改良を加えたものである。 - 特許庁 - The heat-producing member has a contact surface which comes in contact with the device under test so that heat is supplied from the heat-producing member to the device under test.
前記発熱部材は、前記発熱部材から前記テスト対象装置に熱が供給されるように、前記テスト対象装置と接触する接触面を備えている。 - 特許庁 - The resistor part DE has resistance roughly equal to resistance of an energized semiconductor device TE under test, and is arranged in parallel with the semiconductor device TE under test.
抵抗部ＤＥは、試験対象の半導体装置ＴＥの通電時の抵抗値とほぼ等しい抵抗値を有し、試験対象の半導体装置ＴＥと並列に設けられる。 - 特許庁 - To provide a device under test wherein a treatment solution becomes uniform.
処理液の流れが均一になる検査デバイスの提供を解決すべき課題とする。 - 特許庁 - A display device 135 draws one or more waveforms associated with the signal under the test.
表示器１３５が被試験信号に関連した１つ以上の波形を描画する。 - 特許庁 - A device under test (DUT) (126) is inserted from a handler (132) to a socket (124).
被試験デバイス（ＤＵＴ）（１２６）はハンドラ（１３２）からソケット（１２４）に挿入される。 - 特許庁 - To provide a semiconductor test device allowing the high density mounting of a driver circuit for switching test voltage to one or two times to apply the voltage to a device under test.
本発明は、試験電圧を１倍と２倍とに切り換えて被試験デバイスに電圧印加するドライバ回路を高密度実装できる半導体試験装置を提供する。 - 特許庁 - To provide a testing device for changing a hardware logic of a gate array held by a test module corresponding to the properties of a device under test (DUT), and performing a proper test to the DUT.
テストモジュールが有するゲートアレイのハードウェア論理をＤＵＴの性質に応じて変更し、当該ＤＵＴに適切な試験を実行する試験装置を提供する。 - 特許庁 - To provide a semiconductor device test apparatus which performs a test on a device under test which outputs a reference clock for use in data delivery synchronously with data reading with high precision.
データの読み出しに同期してデータの受渡しに利用される基準クロックを出力する被試験デバイスを高精度に試験する半導体デバイス試験装置を提供する。 - 特許庁 - To test a device at any speed lower than the real time operating speed in the dummy base station device communicable with the device under test in different communication systems.
異なる通信方式で被測定デバイスと通信可能な擬似基地局装置において、実時間動作速度以下の任意の速度で試験が行えるようにする。 - 特許庁 - The semiconductor evaluating apparatus 100 irradiates a thin planar device under test 10 to be measured with a laser beam 17, generates a current by moving a carrier generated in the device under test 10 to be measured in the surface direction of the device under test 10 to be measured, and evaluates the carrier mobility of the device under test 10 to be measured from the duration of the current.
本発明の半導体評価装置１００は、薄型平板状の被測定試料１０にレーザ光１７を照射し、被測定試料１０に発生するキャリアを被測定試料１０の表面方向に移動させることにより電流を生成し、その電流の持続時間から被測定試料１０のキャリア移動度を評価する。 - 特許庁 - To provide test equipment which can input test signal to both first and second terminals of a device under test, further can prevent mixing of frequency component in signals output from plural devices under test so as to properly test these plural devices under test.
被試験装置の第１の端子及び第２の端子の両方に試験信号を入力して試験を行うことができ、複数の被試験装置の出力信号の周波数成分が混合されることを防ぎ、複数の被試験装置を正しく試験することができる試験装置を提供することを課題とする。 - 特許庁 - To provide a semiconductor device capable of improving the arrangement density of devices under test.
被測定素子の配置密度を高めることが可能な半導体装置を提供する。 - 特許庁 - The first ports (18, 33 and 118) of the device under test are connected to the ports (20 and 120) of the calibration modules (19 and 119).
被測定デバイスの第１のポート(18,33,118)を校正モジュール(19,119)のポート(20,120)に接続する。 - 特許庁 - METHOD FOR ANALYZING MEASUREMENT DATA OF DEVICE UNDER TEST, PROGRAM, AND MEASUREMENT DATA ANALYSIS SYSTEM
被試験対象デバイスの測定データ解析方法、プログラム、および測定データ解析システム - 特許庁 - This workpiece inspection device comprises conveyer for feeding components under test, mechanism for rotating the components, and probe.
検査すべき部品を送るコンベヤと、部品を回転させる機構と、プローブとを含む。 - 特許庁 - APPARATUS AND METHOD FOR TESTING DEVICE UNDER TEST, AND TOOL FOR CUTTING AND CONNECTING TRANSMISSION CABLE
被試験機器テスト装置、被試験機器テスト方法及び通信ケーブル切断／接続治具 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
