「Double Data Rate Synchronous DRAM」を含む例文一覧(10)
- DOUBLE DATA RATE SYNCHRONOUS DRAM INTEGRATED CIRCUIT DEVICE
ダブルデ—タレ—ト同期式ＤＲＡＭ集積回路装置 - 特許庁 - To provide a microcomputer for accessing a double-data-rate (DDR) synchronous DRAM at high speed.
ダブルデータレート（ＤＤＲ）方式のシンクロナスＤＲＡＭを高速アクセス可能なマイクロコンピュータを提供する。 - 特許庁 - To provide a microcomputer capable of rapidly accessing a double data rate (DDR) style synchronous DRAM.
ダブルデータレート（ＤＤＲ）方式のシンクロナスＤＲＡＭを高速アクセス可能なマイクロコンピュータを提供する。 - 特許庁 - Single data rate mode signals CL1, BL1 are activated, and a double data rate synchronous DRAM integrated circuit device is operated with a single data rate mode.
シングルデータレートモード信号ＣＬ１、ＢＬ１を活性化してダブルデータレート同期式ＤＲＡＭ集積回路装置をシングルデータレートモードで動作させる。 - 特許庁 - To provide a double data rate synchronous DRAM integrated circuit device which can be tested by a low speed test device.
低速テスト装置でテストできるダブルデータレート同期式ＤＲＡＭ集積回路装置を提供すること。 - 特許庁 - To provide a microcomputer, which accesses a synchronous DRAM having a double data rate(DDR) scheme at a high speed.
ダブルデータレート（ＤＤＲ）方式のシンクロナスＤＲＡＭを高速アクセス可能なマイクロコンピュータを提供する。 - 特許庁 - To increase operation speed of a synchronous DRAM, etc., and a system including this and to reduce power consumption by improving an output phase synchronous characteristic of a synchronous DRAM and the like having a double data rate mode and provided with a DLL circuit, and reducing its current consumption.
ダブルデータレートモードを有しＤＬＬ回路を備えるシンクロナスＤＲＡＭ等の出力位相同期特性を改善し、その消費電流を低減して、シンクロナスＤＲＡＭ等及びこれを含むシステムの高速化及び低消費電力化を図る。 - 特許庁 - To provide a semiconductor storage device the chip size of which is prevented from becoming larger by making its wiring and element areas smaller and which is reduced in power consumption and suitable for a DDRSDRAM(double data rate synchronous DRAM).
配線領域、素子領域を小さくしてチップサイズの増大を防ぎ、且つ、消費電力を小さくしたＤＤＲ ＳＤＲＡＭに好適な半導体記憶装置を提供する。 - 特許庁 - A spread spectrum clock generator 210 is provided with a state determining device 220 for determining a continuous access of a DDR (double data rate) SDRAM (synchronous DRAM) 112A and performing spread off in a continuous access during reading data of the DDR SDRAM 112A.
拡散スペクトル・クロック発生器２１０は、ＤＤＲ ＳＤＲＡＭ１１２Ａの連続アクセスを判定し、ＤＤＲ ＳＤＲＡＭ１１２Ａのデータ読み出し時の連続アクセスでは拡散ＯＦＦにする状態判定器２２０を備える。 - 特許庁 - This DDR (double data rate) SDRAM (synchronous DRAM) performs write-in operation having write-latency at the normal operation, and at a test, receives a data strobe signal DQS and a data signal before one clock cycle of a write-command WRT and performs write-in operation having no write-latency.
このＤＤＲ ＳＤＲＡＭは、通常動作時はライトレイテンシを持った書込動作を行ない、テスト時はライトコマンドＷＲＴの１クロックサイクル前にデータストローブ信号ＤＱＳおよびデータ信号を受けてライトレイテンシを持たない書込動作を行なう。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
