「Double-Data-Rate Synchronous Dynamic Random Access Memory」を含む例文一覧(7)
- ELECTRONIC APPARATUS AND DOUBLE DATA RATE SYNCHRONOUS DYNAMIC RANDOM ACCESS MEMORY
電子装置及びダブル・データ・レート・シンクロナス・ダイナミック・ランダム・アクセス・メモリ - 特許庁 - SELF-TERMINATION SCEME IN DOUBLE DATA RATE SYNCHRONOUS DYNAMIC RANDOM ACCESS MEMORY DEVICE
二重データレート同期式ダイナミックランダムアクセスメモリデバイスにおける自動終端方式 - 特許庁 - By attaining a register about mode reset by a nonvolatile ferroelectric capacitor, the same function as SDR (signal Data Rate), SDRAM (Synchronous Dynamic Random Access Memory), or DDR (Double Data Rate) can be attained at the time of applying it to the nonvolatile capacitor memory.
このような本発明は、モードリセットに関するレジスタを不揮発性強誘電体キャパシタで具現することにより、不揮発性キャパシタメモリに適用時ＳＤＲ（Single Data Rate）ＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）又はＤＤＲ（Double Data Rate）ＳＤＲＡＭと同一の機能を具現することができるようにする。 - 特許庁 - DYNAMIC TYPE SEMICONDUCTOR MEMORY APPARATUS, DOUBLE DATA RATE SYNCHRONOUS DYNAMIC TYPE RANDOM ACCESS MEMORY, SEMICONDUCTOR MEMORY CIRCUIT APPARATUS, AND SEMICONDUCTOR INTEGRATED CIRCUIT APPARATUS
ダイナミック型半導体記憶装置、ダブル・データ・レート・シンクロナス・ダイナミック型ランダム・アクセス・メモリ、半導体記憶回路装置及び半導体集積回路装置 - 特許庁 - A digital multifunctional machine 1 comprises: a FIFO memory 112 serving as a buffer for temporarily storing data DMA (Direct Memory Access)-transferred from a DDR-SDRAM (Double Data Rate Synchronous Dynamic Random Access Memory) 104; and a FIFO memory 114 serving as a buffer for temporarily storing data to be DMA-transferred to the DDR-SDRAM 104.
デジタル複合機１は、ＤＤＲ−ＳＤＲＡＭ１０４からＤＭＡ転送されてきたデータを一時的に保持するバッファであるＦＩＦＯメモリ１１２と、ＤＤＲ−ＳＤＲＡＭ１０４へＤＭＡ転送するデータを一時的に保持するバッファであるＦＩＦＯメモリ１１４とを備える。 - 特許庁 - The two-chip/single-die switching device architecture includes an internal memory storage block on the single-die, an external memory storage interface to a double data rate synchronous dynamic random access memory (DDR SDRAM), an external memory manager, and a packet data transfer engine effecting packet data transfers between an internal memory store and the external DDR SDRAM memory.
この２チップ／単一ダイの交換装置アーキテクチャは、単一ダイ上の内部記憶装置ブロック、ダブル・データ・レート・シンクロナス・ダイナミック・ランダム・アクセス・メモリ（ＤＤＲ ＳＤＲＡＭ）への外部記憶装置インタフェース、外部記憶装置マネージャ、及び内部記憶装置と外部ＤＤＲ ＳＤＲＡＭ記憶装置との間でパケット・データの転送を実行するパケット・データ転送エンジンを含む。 - 特許庁 - By using a clock signal x4Clk having a frequency higher than that of the operation clock c1Clk of a double data rate synchronous dynamic random access memory (DDR-SDRAM), a strobe signal edge detection part 1303 samples data strobe signals Dqs to detect the switching edge of the data strobe signals Dqs, and output an edge switching detection signal.
ダブルデータレート同期式ダイナミックランダムアクセスメモリ（ＤＤＲ−ＳＤＲＡＭ）の動作クロックｘ１Ｃｌｋの周波数より高い周波数をもつクロック信号ｘ４Ｃｌｋを用いて、ストローブ信号エッジ検出部１３０３が、データストローブ信号Ｄｑｓをサンプリングして、データストローブ信号Ｄｑｓの切り替わりエッジを検出し、エッジ切り替わり検出信号を出力する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
