「Dynamic Device Reconfiguration」を含む例文一覧(13)
- DYNAMIC RECONFIGURATION DEVICE
動的再構成装置 - 特許庁 - DYNAMIC RECONFIGURATION DEVICE
動的再構成デバイス - 特許庁 - DYNAMIC RECONFIGURATION DEVICE, SEMICONDUCTOR INTEGRATED CIRCUIT DESIGN SUPPORT SYSTEM, AND PROGRAM
動的再構成デバイス及び半導体集積回路設計支援システム並びにプログラム - 特許庁 - DYNAMIC RECONFIGURATION LOGICAL CIRCUIT DEVICE, INTERRUPTION CONTROL METHOD AND SEMICONDUCTOR INTEGRATED CIRCUIT
動的再構成論理回路装置、割込制御方法、及び、半導体集積回路 - 特許庁 - PROGRAM, DEVICE AND METHOD FOR SUPPORTING DYNAMIC RECONFIGURATION
動的再構成支援プログラム、動的再構成支援装置および動的再構成支援方法 - 特許庁 - To provide a dynamic reconfiguration device for making an arithmetic processing unit perform optimal arithmetic processing.
演算処理装置に最適な演算処理をさせることが可能な動的再構成デバイスを提供することを目的とする。 - 特許庁 - To provide a dynamic reconfiguration logical circuit device with high throughput per cycle and which treats time division multiplexing processing.
１サイクル当たりの処理能力が高く、時分割多重化処理を取り扱うことができる、動的再構成論理回路装置を提供する。 - 特許庁 - To provide a dynamic reconfiguration device capable of: suppressing power consumption by clock wiring; and performing a larger number of processings in reduced power consumption.
クロック配線による消費電力を抑えることが可能で、低消費電力でより多くの処理を行える動的再構成デバイスを得る。 - 特許庁 - A delay analysis method includes: a step of extracting, from a storage device, a delay value of a reconfiguration path used for controlling change in the circuit surface of a dynamic reconfigurable device; and a step of calculating the delay value of a data path in the circuit surface in consideration of the delay value of the reconfiguration path.
遅延解析方法は、動的再構成デバイスの回路面の変更を制御するための再構成パスにおける遅延値を記憶装置から抽出するステップと、再構成パスの遅延値を考慮して回路面におけるデータパスの遅延値を算出するステップとを具備する。 - 特許庁 - To provide an information processor capable of flexibly determining the contents of a dynamic reconfiguration device corresponding to the contents of various processing and improving processing efficiency, and control method thereof.
多様な処理の内容に応じて柔軟に動的再構成デバイスの内容を決定すると共に、処理効率を向上させることが可能な情報処理装置、及びその制御方法を提供する。 - 特許庁 - To provide a table device which can be miniaturized, reduce power consumption, and set relay address data corresponding to a destination address in various ways by configuring it with cells capable of dynamic reconfiguration, and to provide an address search device capable of search processing at a high speed using the table device.
小型化、低消費電力化が可能であり、かつ動的再構成が可能なセルにより構成して宛先アドレスに対応する中継アドレスデータを様々に設定することができるテーブル装置及びこれを用いて検索処理を高速に行うことができるアドレス検索装置を提供する。 - 特許庁 - This dynamic reconfiguration device is configured to dynamically reconfigure an arithmetic processor 10, and provided with cross bar switches 1 installed in each of a plurality of arithmetic processing blocks 11 being the configuring elements of the arithmetic processor 10 for selectively inputting and outputting prescribed signals to the corresponding arithmetic processing unit 11.
本発明に係る動的再構成デバイスは、演算処理装置１０を動的に再構成する動的再構成デバイスであって、演算処理装置１０の構成要素である複数の演算処理ブロック１１各々に設けられ、対応する演算処理ブロック１１に所定の信号を選択的に入出力可能なクロスバースイッチ１を備える。 - 特許庁 - This dynamic reconfiguration device has: a processer element having a bit slice structure to set wiring connection in a configuration circuit by bit, and reconfiguring the processor processing a signal with the designated arbitrary bit width; an external bus connecting input/output signals between the processer elements outside the processer element; and a crossbar switch dynamically changing connection between an intersection of the external bus and an input/output signal line of the processer element.
構成回路をビット単位で配線接続を設定できるビットスライス構造を有し、指定された任意のビット幅で信号処理するプロセッサを再構成するプロセッサエレメントと、プロセッサエレメントの外部でプロセッサエレメント間の入出力信号を接続する外部バスと、プロセッサエレメントの入出力信号線と外部バスの交差点の接続を動的に変更するクロスバースイッチとを備えた。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
