To provide an FAMOS memory location which can have at least three completely natural program levels. 少なくとも3つの完全に自然のプログラムレベルを持つことができるFAMOSメモリロケーションを提供すること。 - 特許庁
FAMOS MEMORY CELL AND METHOD FOR ERASING CORRESPONDING MEMORY CELL FAMOSメモリ・セルおよび類似メモリ・セルを消去する方法 - 特許庁
To electrically erase an FAMOS memory cell. FAMOSメモリ・セルをFAMOSメモリ・セルを電気的に消去する。 - 特許庁
An FAMOS memory location is provided with a single floating gate (GR) overlapping the active plane of a semiconductor substrate along contour (PF1, PF2) of at least two asymmetric overlaps in order to determine at least two electrodes in an active region. FAMOSメモリロケーションは、アクティブ領域にある少なくとも2つの電極を定めるよう、少なくとも2つの非対称な重なりの輪郭(PF1,PF2)に沿って半導体基板のアクティブ面に重なる、シングルフローティングゲート(GR)を備える。 - 特許庁
To provide a semiconductor device capable of realizing electric erasure in a FAMOS without increasing the number of processes. 工程数の増加を伴うことなく、FAMOSにおける電気的な消去を実現することが可能な半導体装置を提供する。 - 特許庁
To provide a driver circuit which can charge a source line, connected commonly to each FAMOS transistor constituting memory cells of a flash memory, at a high speed. フラッシュメモリのメモリセルを構成する各FAMOSトランジスタに共通接続されたソース線を高速で充電することができるドライバ回路を提供する。 - 特許庁