「FIFO memory」を含む例文一覧(484)
1 2 3 4 5 6 7 8 9 10 次へ＞- FIFO MEMORY
ＦＩＦＯメモリ - 特許庁 - FIFO TYPE MEMORY
ＦＩＦＯ型メモリ - 特許庁 - ANALOG FIFO MEMORY
アナログＦＩＦＯメモリ - 特許庁 - FIFO MEMORY CIRCUIT
ＦＩＦＯメモリ回路 - 特許庁 - FIFO MEMORY CONTROLLER AND FIFO MEMORY CONTROL METHOD
ＦＩＦＯメモリ制御装置及び方法 - 特許庁 - FIFO MEMORY DEVICE
ＦＩＦＯメモリ装置 - 特許庁 - FIFO MEMORY MONITORING DEVICE
ＦＩＦＯメモリ監視装置 - 特許庁 - FIFO MEMORY CONTROL CIRCUIT
ＦＩＦＯメモリ制御回路 - 特許庁 - FIFO MEMORY USING VOLATILE MEMORY
揮発性メモリを用いたＦＩＦＯメモリ - 特許庁 - FIFO MEMORY CONTROLLER AND FIFO MEMORY CONTROL METHOD
ＦＩＦＯメモリ制御装置及びＦＩＦＯメモリ制御方法 - 特許庁 - DATA WIDTH VARIABLE FIFO MEMORY, FIFO MEMORY AND STORAGE DEVICE
データ幅可変ＦＩＦＯメモリ、ＦＩＦＯメモリ及び記憶装置 - 特許庁 - Also, the FIFO empty flag signal N and FIFO almost-empty flag signal of the memory are output to an FIFO read control part 6.
また、メモリのFIFOエンプティ・フラグ信号Ｎと、FIFOオルモスト・エンプティ・フラグ信号ＯをFIFOリード制御部６に出力する。 - 特許庁 - PACKET BUFFER FIFO MEMORY DEVICE
パケットバッファＦＩＦＯメモリ装置 - 特許庁 - FIFO MEMORY ADDRESS CONTROL CIRCUIT
ＦＩＦＯメモリアドレス制御回路 - 特許庁 - FIFO MEMORY ERROR MONITOR DEVICE
ＦＩＦＯメモリ誤り監視装置 - 特許庁 - SELF-SYNCHRONIZING FIFO MEMORY DEVICE
自己同期型ＦＩＦＯメモリ装置 - 特許庁 - The FIFO read control part activates only the FIFO read enable signal corresponding to the memory not indicating empty status according to the FIFO empty flag signal and the FIFO almost-empty flag signal.
FIFOリード制御部は、FIFOエンプティ・フラグ信号およびFIFOオルモスト・エンプティ・フラグ信号により、エンプティ状態を示していないメモリに対するFIFOリードイネーブル信号のみをアクティブ状態とする。 - 特許庁 - CIRCUIT HAVING FIFO MEMORY
先入れ先出しメモリを有する回路 - 特許庁 - FIFO MEMORY CONTROLLER AND CONTROLLING METHOD OF FIFO MEMORY DEVICE
ＦＩＦＯメモリ制御装置およびＦＩＦＯメモリ装置の制御方法 - 特許庁 - FIFO MEMORY AND SEMICONDUCTOR DEVICE
ＦＩＦＯメモリ及び半導体装置 - 特許庁 - ERROR DETECTION SYSTEM OF FIFO MEMORY
ＦＩＦＯメモリの誤り検出システム - 特許庁 - FIFO MEMORY CONTROL METHOD, CIRCUIT AND FIFO MEMORY DEVICE USING THEM
ＦＩＦＯメモリ制御方法、回路およびそれらを用いたＦＩＦＯメモリ装置 - 特許庁 - FIFO MEMORY DEVICE AND RECEIVING SET
ＦＩＦＯメモリ装置及び受信装置 - 特許庁 - DATA TRANSFER CONTROLLER FOR FIFO MEMORY
ＦＩＦＯメモリのデータ転送制御装置 - 特許庁 - FIFO MEMORY DEVICE AND ITS CONTROLLING METHOD
ＦＩＦＯメモリ装置とその制御方法 - 特許庁 - The packet buffer FIFO memory device performs writing and reading of packet data to be sequentially supplied in and from a memory under FIFO control.
順次供給されるパケットデータについてメモリへの書き込み及びメモリからの読み出しをFIFO制御の下で行うパケットバッファFIFOメモリ装置である。 - 特許庁 - The FIFO memory 54, the image processing ASIC 52, and the FIFO memory 54 configure a first processing system, and the FIFO memory 60, the image processing ASIC 62, and the FIFO memory 64 configure a second processing system.
ＦＩＦＯメモリ５０、画像処理ＡＳＩＣ５２、ＦＩＦＯメモリ５４が第１処理系統を構成し、ＦＩＦＯメモリ６０、画像処理ＡＳＩＣ６２、ＦＩＦＯメモリ６４が第２処理系統を構成する。 - 特許庁 - Each six computer 821_k performs the first operation using the FIFO memory 822.
６個の各計算器８２１_kは、FIFOメモリ８２２を用いて、第１の演算を行う。 - 特許庁 - To provide a FIFO memory monitoring device capable of performing the fault- and phase-monitoring of a FIFO memory without increasing the scale of the FIFO memory.
ＦＩＦＯメモリの規模を拡大することなく、ＦＩＦＯメモリの故障監視と位相監視を行うことができるＦＩＦＯメモリ監視装置を提供する。 - 特許庁 - The number of data stored in the data FIFO and the number of addresses stored in the address FIFO may be varied depending on the CAS waiting time of the semiconductor memory device.
データFIFOの貯蔵書込データ数とアドレスFIFOの貯蔵アドレス数は半導体メモリ装置のCAS待ち時間に応じて可変的である。 - 特許庁 - When an FIFO read enable signal P is input, the memory read control part 33 generates a memory read address and outputs it to a memory.
メモリリード制御部33はFIFOリードイネーブル信号Ｐが入力するとメモリリードアドレスを生成してメモリに出力する。 - 特許庁 - The reception part writes the data inside the FIFO memory to the memory 111.
受信部は、ＦＩＦＯメモリ内のデータをメモリ１１１に書き込む。 - 特許庁 - An FIFO part 3 for storing bus data extraction data is provided with a memory write control part 32 and a memory read control part 33.
バスデータ抽出データを記憶するFIFO部３にメモリライト制御部32とメモリリード制御部33を設ける。 - 特許庁 - As the proper FIFO, a buffer memory FIFO and a ECR history FIFO can be provided in addition to the ALU history FIFO 69.
履歴ＦＩＦＯとして、ＡＬＵ履歴ＦＩＦＯ６９のほか、バッファメモリ履歴ＦＩＦＯおよびＥＣＲ履歴ＦＩＦＯを設けることができる。 - 特許庁 - The FIFO buffer memory has the FIFO memory (11) corresponding to each of the plurality of communication channels, and, to the respective communication channels, as the FIFO memory, a plurality of memory blocks (12) are allocated.
ＦＩＦＯバッファメモリは、複数の通信チャンネルの各々に対応するＦＩＦＯメモリ(11)を有しており、各通信チャンネルには、ＦＩＦＯメモリとして、複数のメモリブロック(12)が割り当てられている。 - 特許庁 - FIFO MEMORY CONTROL SYSTEM AND INFORMATION DATA PROCESSOR
ＦＩＦＯメモリ制御システム、及び情報データ処理装置 - 特許庁 - A FIFO writing controller 33 controls the writing of image data into a FIFO memory 37 in synchronism with the clock signals inputted through a switch 33.
FIFO書き込みコントローラ３３は、スイッチ３３を介して入力されるクロック信号に同期して、FIFOメモリ３７に対する画像データの書き込みを制御する。 - 特許庁 - The FIFO control part 804 reduces the actual amount of the FIFO memory by exclusively using the FIFO memory, based on an instruction from the second pass control part 802.
ＦＩＦＯ制御部８０４は、第２パス切替部８０２からの指示に基づき、ＦＩＦＯメモリを排他的に使用することで、実ＦＩＦＯメモリの量を減らす。 - 特許庁 - A FIFO memory 301 delays an input signal.
ＦＩＦＯ型メモリー３０１は入力信号を遅延させる。 - 特許庁 - To replace a page memory by a line buffer of a small memory capacity such as FIFO without degrading performance of a printer control device.
プリンタ制御装置の性能を落とすことなく上記頁メモリをFIFO等の小メモリ容量のラインバッファに置き換える - 特許庁 - FIFO MEMORY READING METHOD IN IN-CIRCUIT EMULATOR AND IN-CIRCUIT EMULATOR FOR FIFO MEMORY BUILT-IN ONE-CHIP MICROCOMPUTER
インサーキットエミュレータにおけるＦＩＦＯメモリ読出方法およびＦＩＦＯメモリ内蔵ワンチップ・マイクロコンピュータ用インサーキットエミュレータ - 特許庁 - The small FIFO memory 317 stores messages less in number than a maximum value of weight of the check matrix.
小FIFOメモリ３１７は、検査行列の重みの最大値よりも少ない数のメッセージを記憶する。 - 特許庁 - The control section 13 ensures the FIFO buffer area on the main memory 14 on the basis of an arithmetic result.
制御部１３は、演算結果に基づいて、FIFOバッファ領域をメインメモリ１４上に確保する。 - 特許庁 - METHOD AND DEVICE FOR DECIDING NUMBER OF EMPTY MEMORY POSITION IN FIFO MEMORY DEVICE
ＦＩＦＯメモリ装置内の空のメモリ位置の数を決定する方法及び装置 - 特許庁 - A data burst is transferred to the FIFO memory via a direct memory access unit.
データバーストが直接メモリアクセスユニットを介してＦＩＦＯメモリへ転送される。 - 特許庁 - A FIFO memory 04 temporarily stores the data read out from the memory 01.
先入れ先出しメモリ０４はメモリ０１から読み出したデータを一時保持する。 - 特許庁 - When the address during the read operation is matched with the stored address of address FIFO, the data of memory cell array is not outputted and the stored write data of the data FIFO is outputted.
そして、読出動作中のアドレスがアドレスFIFOの貯蔵アドレスと一致する場合には、メモリセルアレーのデータを出力せずにデータFIFOの貯蔵書込データを出力する。 - 特許庁 - OUTPUT CONTROL DEVICE AND METHOD FOR FIFO MEMORY
ＦＩＦＯメモリの出力制御装置と出力制御方法 - 特許庁 - An image processing ASIC 52 is connected to a FIFO memory 50, and a FIFO memory 54 is connected to the image processing ASIC 52.
ＦＩＦＯメモリ５０には画像処理ＡＳＩＣ５２が接続され、画像処理ＡＳＩＣ５２にはＦＩＦＯメモリ５４が接続される。 - 特許庁 - To provide a data width variable FIFO memory, a FIFO memory and a storage device, allowing facilitation of handling of fraction data.
端数データの取り扱いを容易にすることが可能なデータ幅可変ＦＩＦＯメモリ、ＦＩＦＯメモリ及び記憶装置を提供する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
