When there is an access from the bus 3 to a predetermined virtual address space, a virtualmemory space control part 13 makes corresponding access to FIFO memories 11, 12 that operate at higher speed than the memory 4 and that have a smaller volume than the memory 4. 仮想メモリ空間制御部13は、バス3側から予め定めた仮想アドレス空間に対するアクセスがあると、これに対応するアクセスをメモリ4より高速かつ小容量のFIFOメモリ11、12に対して行なう。 - 特許庁
A DMA controller 14 executes data transfer between the FIFO memories 11, 12 and the memory 4 in asynchronism with the access from the bus 3 to the virtual address space. DMAコントローラ14は、バス3側から仮想アドレス空間へのアクセスと非同期にFIFOメモリ11、12とメモリ4との間でデータ転送を実行する。 - 特許庁