The circuit for parallel sensing of the current in a power field effect transistor (FET) includes: a sense FET and a current conveyor circuit employing exclusively FET devices. パワーFETの電流を並列検知する回路はセンスFETとFETデバイスのみを用いたカレントコンベア回路を有する。 - 特許庁
FET 電界効果トランジスタ - 特許庁
JUNCTION FET 接合型FET - 特許庁
FET BALUN CIRCUIT FETバラン回路 - 特許庁
FET DRIVING CIRCUIT FET駆動回路 - 特許庁
FET DRIVE CIRCUIT FETドライブ回路 - 特許庁
FET BIAS CIRCUIT FETバイアス回路 - 特許庁
OPPOSING GATE FET 対向ゲートFET - 特許庁
FET SWITCHING CIRCUIT FETスイッチ回路 - 特許庁
The semiconductor device 1 includes an FET 10 (first FET), an FET 20 (second FET), an FET 30 (third FET) and an FET 40 (fourth FET). 半導体装置1は、FET10(第1のFET)、FET20(第2のFET)、FET30(第3のFET)、およびFET40(第4のFET)を備えている。 - 特許庁
FET AMPLIFIER CIRCUIT FET増幅回路 - 特許庁
FIELD-EFFECT TRANSISTOR (FET) 電界効果トランジスタ - 特許庁
CARBON NANOTUBE FET カーボンナノチューブFET - 特許庁
FET MOUNTING STRUCTURE FET取付構造 - 特許庁
SPIN INJECTION FET スピン注入FET - 特許庁
ELEMENT STRUCTURE OF FET FETの素子構造 - 特許庁
FLIP-CHIP FET ELEMENT フリップチップFET素子 - 特許庁
FET TYPE BIOSENSOR FET型のバイオセンサー - 特許庁
FET BAND AMPLIFIER FET帯域増幅器 - 特許庁
FET CIRCUIT 電界効果トランジスタ回路 - 特許庁
FET GATE BIAS CIRCUIT FETゲートバイアス回路 - 特許庁
FORMATION OF FET FETの形成方法 - 特許庁
JUNCTION TYPE FET DEVICE 接合型FET装置 - 特許庁
MICROWAVE FET AMPLIFIER マイクロ波FET増幅器 - 特許庁
SPIN MEMORY AND SPIN FET スピンメモリ及びスピンFET - 特許庁
SPIN FET AND SPIN MEMORY スピンFET及びスピンメモリ - 特許庁
FET DRIVE DEVICE AND FET DRIVE VOLTAGE GENERATION METHOD OF FET DRIVE DEVICE FET駆動装置およびFET駆動装置におけるFET駆動電圧生成方法 - 特許庁
FET AMPLIFIER BIAS CIRCUIT FET増幅器バイアス回路 - 特許庁
TRANSVERSE POWER MOS-FET 横型パワーMOS−FET - 特許庁
BIAS SETTING CIRCUIT FOR FET FETのバイアス設定回路 - 特許庁
FET HIGH OUTPUT AMPLIFIER FET高出力増幅器 - 特許庁
STRAINED SILICON FIN FET DEVICE 歪みシリコンフィンFETデバイス - 特許庁
The gate of the FET (MP1) is connected to a contact B1 between the FET (MP2) and the FET (MN2). FET(MP2、MN2)の接点B1にはFET(MP1)のゲートが接続されている。 - 特許庁
MOS-FET AMPLIFIER CIRCUIT MOS−FET増幅回路 - 特許庁
FET DRIVING UNIT AND METHOD OF CONTROLLING FET DRIVE VOLTAGE FET駆動装置およびFET駆動電圧の制御方法 - 特許庁
The gate of the FET (MP2) is connected to a contact A1 between the FET (MP1) and the FET (MN1). FET(MP1、MN1)の接点A1にはFET(MP2)のゲートが接続されている。 - 特許庁
BIAS CIRCUIT OF FET AMPLIFIER FET増幅器のバイアス回路 - 特許庁
A BSIM parameter can be adjusted so that a calculated value is outside the set values for models of the BEST-FET and WORST-FET. BEST-FET、WORST-FETのモデルについてはモデルの計算値が設定値より外側になるようにBSIMパラメータを調整することが可能である。 - 特許庁
MANUFACTURE OF SILICON FET シリコン製FETの製造方法 - 特許庁
There are provided a fin FET 100 and a fin FET manufacturing method. フィンフェット100およびフィンフェットの製造方法が提供される。 - 特許庁
The drain of the FET 31 is connected to the drain of the FET 32. FET31のドレインは、FET32のドレインに接続してある。 - 特許庁
The gate of the FET is connected to the collector of a transistor via a resistor. FETのゲートは抵抗を介してトランジスタのコレクタに接続される。 - 特許庁
PACKAGE FOR MICROWAVE POWER FET マイクロ波パワーFET用パッケージ - 特許庁
MOTOR DRIVE DEVICE WITH MOS FET, MOS FET AND MOTOR WITH MOS FET MOS型FETを備えたモータ駆動装置、MOS型FET、及びMOS型FETを備えたモータ - 特許庁