「Flash memory controller」を含む例文一覧(371)
＜前へ 1 2 3 4 5 6 7 8 次へ＞- In a disk drive 1 having a disk medium 10 and a flash memory 22, a disk controller 20 controls so that block erase processing during access to the flash memory 22 is performed at a timing different from the timing of a seek operation during access to the disk medium 10.
ディスク媒体１０及びフラッシュメモリ２２を有するディスクドライブ１において、ディスクコントローラ２０は、フラッシュメモリ２２のアクセスに伴うブロックイレース処理のタイミングを、ディスク媒体１０のアクセスに伴うシーク動作のタイミングとは異なるように制御する。 - 特許庁 - This storage device is provided with a flash memory chip 130, an IC card chip 150 capable of executing security processing (encryption or decoding or the like), and a controller chip 120 for controlling the reading/ writing of data for the flash memory chip and the IC card chip.
本発明は、フラッシュメモリチップ１３０と、セキュリティ処理（暗号化や復号化等）を実行可能なＩＣカードチップ１５０と、ホストからの要求に応じて、フラッシュメモリチップ及びＩＣカードチップへのデータの読み書きを制御するコントローラチップ１２０とを備える。 - 特許庁 - A program rewriting device 10 rewrites the program for control stored in a flash memory 41 by communicating with an electronic controller 40.
プログラム書き換え装置１０は、電子制御装置４０と通信を行うことによって、フラッシュメモリ４１に記憶されている制御用プログラムを書き換える。 - 特許庁 - The controller module 1 sends an indication to multiple memory modules 4 at the same time to send and receive data to and from the flash memories 2 in parallel through the buffer 3.
コントローラモジュール１は、同時に複数のメモリモジュール４に対して指示を出し、並列にバッファ３を介してフラッシュメモリ２とのデータの送受を行う。 - 特許庁 - To provide a nonvolatile storage device which can correct error by one kind of memory controller with respect to various kinds of flash memories having different reliability.
信頼性の異なる様々な種類のフラッシュメモリに対し、１種類のメモリコントローラで誤り訂正を行うことが可能な不揮発性記憶装置を提供する。 - 特許庁 - The storage controller manages address conversion information representing a correspondence relation between a logical address and a physical address of a storage area (e.g. physical block) in the flash memory.
ストレージコントローラが、論理アドレスとフラッシュメモリ内の記憶領域（例えば物理ブロック）の物理アドレスとの対応関係を表すアドレス変換情報を管理する。 - 特許庁 - The controller 10 reads the latest data of a type to be read from the flash memory 20, referring to the record data information STR in the RAM 30.
コントローラ１０は、ＲＡＭ３０中の記録データ情報ＳＴＲを参照して、読み出し対象の種類の最新データをフラッシュメモリ２０から読み出す。 - 特許庁 - A control part 12 of a remote controller 10 performs signal processing or display control by loading and running a control program 141 recorded on a flash memory 14.
リモコン１０の制御部１２はフラッシュメモリ１４に記録された制御プログラム１４１をロードして実行することにより信号処理や表示制御等を行う。 - 特許庁 - The controller refers to the FAT information in a merging operation and selectively copies data stored in a data block of the flash memory to a new data block.
そしてコントローラは、マージ動作時ＦＡＴ情報を参照してフラッシュメモリのデータブロックに貯蔵されたデータを新しいデータブロックに選択的に複写する。 - 特許庁 - The refresh controller 26 starts the operation of refreshing the NAND flash memory 10 based on the refresh permission signal sent from the host processor 31.
リフレッシュコントローラ２６は、ホストプロセッサ３１から送信されたリフレッシュ許可信号に基づいて、ＮＡＮＤ型フラッシュメモリ１０のリフレッシュ動作を開始する。 - 特許庁 - Additionally, the NAND flash memory device includes a memory cell for storing multi-level data, a program voltage generating circuit for generating a program voltage to be supplied to the memory cell, and a program voltage controller for controlling a start level of the program voltage.
ＮＡＮＤフラッシュメモリ装置はマルチビットデータを保持するメモリセル、前記メモリセルに提供するプログラム電圧を発生するプログラム電圧発生回路、及び、前記プログラム電圧の開始レベルを制御するプログラム電圧コントローラを含む。 - 特許庁 - In this firmware updating method in the computer server system, access to a flash memory from a south bridge is cut off in a system operation state, the firmware to be updated from a terminal is written to the flash memory via a base board management controller, and thereafter rebooting is conducted.
計算機サーバ・システムにおけるファームウェアアップデート方法であって，システム稼働状態でサウスブリッジからフラッシュメモリへのアクセスを切断し、端末からの更新されるファームウェアを，ベースボード・マネージメントコントローラを経由して前記フラッシュメモリに書き込み，その後，再起動を行う。 - 特許庁 - By way of example, a memory card 100 comprising a flash memory part 101, a card controller part 102 and a transmission/reception buffer part 103 further has a format function part 104 and a format switch 105.
例えば、フラッシュメモリ部１０１、カードコントローラ部１０２および送受信バッファ部１０３などを備えるメモリカード１００において、更に、フォーマット機能部１０４およびフォーマットスイッチ１０５を設ける。 - 特許庁 - When writing data in the memory module while setting a page size lager than the prescribed page size as an access unit, the controller respectively provides an independent memory control signal which is not included in a common signal including the data and an address to each of the flash memory chips and performs control to write the data at the same address of each of the flash memory chips.
前記コントローラは、前記メモリモジュールに対して前記所定のページサイズを超えるページサイズをアクセス単位としてデータを書き込む場合に、前記データ及びアドレスを含む共通信号に含まれない独立のメモリ制御信号を前記各フラッシュメモリチップのそれぞれに供給し、前記各フラッシュメモリチップの同一アドレスにデータを書き込むように制御する。 - 特許庁 - The data processing controller 10 operates plural files stored in the flash memory 32 set to the digital still camera 20 on the basis of discrimination numbers.
一方、データ処理制御装置１０は、識別番号に基づいて、ディジタルスチルカメラ２０に装着されたフラッシュメモリ３２に記録されている複数のファイルの操作を行う。 - 特許庁 - The controller 20 comprises a backup part 27, and a microprocessor 22 writes, in access to a flash memory 10, a sequence code, a value of sequence pointer, and data of a physical block address to the backup part 27.
コントローラ２０にバックアップ部２７を備え、マイクロプロセッサ２２は、フラッシュメモリ１０へのアクセス時に、シーケンスコード、シーケンスポインタの値、物理ブロックアドレスのデータをバックアップ部２７に書き込む。 - 特許庁 - When deciding that the corresponding block is defective, the flash memory controller reads the boot program stored in the next block (steps S106, S103), and decides whether or not the corresponding block is defective again.
また、不良ブロックと判定した場合は、次のブロックに記憶されたブートプログラムを読み出して（ステップＳ１０６，Ｓ１０３）、不良ブロックの判定を再度行う。 - 特許庁 - In this image information acquisition device having a reader unit and a controller unit 40, the reader unit is provided with a flash memory for recording peculiar information and prescribed correction information.
リーダユニットと、コントローラユニット４０とを備える画像情報取得装置において、リーダユニットは、その固有情報や所定の補正情報を記録させるフラッシュメモリを備える。 - 特許庁 - When the data of a new control program are transmitted from an external data writer 32 to the remote controller 10, the control program 141 on the flash memory 14 is updated by the control part 12.
外部のデータ書き込み装置３２から新たな制御プログラムのデータをリモコン１０へ送信すると、制御部１２がフラッシュメモリ１４の制御プログラム１４１が更新される。 - 特許庁 - A controller 46 for controlling the carrier supplying unit 27 counts interruption due to failures in the image-forming processing, and stores the frequency of interruption in a nonvolatile flash memory 73.
キャリア補給ユニット２７を制御するコントローラ４６は、画像形成処理の異状中断をカウントし、異状中断回数を不揮発性のフラッシュメモリ７３に格納する。 - 特許庁 - This device is provided with a system controller 10 in which finalization processing is performed by dividing finalization processing into a plurality of processing, and every time one processing is finished, the effect that the processing is finished is stored in a flash memory 16.
ファイナライズ処理を複数の処理に分割して実行し、１つの処理終了の毎にその旨をフラッシュメモリ１６に記憶しておくシステムコントローラ１０を備える。 - 特許庁 - Since the flash memory 107 originally includes a circuit such as a state machine 106 for command receipt or a controller 109, the effect can be obtained without drastical change.
また、フラッシュメモリ１０７は、コマンド受付の為のステートマシン１０６やコントローラ１０９のような回路をもともと具備しており、大きな変更なくして前述の効果が得られる。 - 特許庁 - One page which is a data management unit in the flash memory chip MEM, comprises a data section which has a second data length which can be read or written from/to a storage controller SC, and a redundant section.
フラッシュメモリ・チップＭＥＭ内のデータ管理単位である１ページは、ストレージコントローラＳＣから読み書き可能な第二のデータ長を有するデータ部と、冗長部とを有する。 - 特許庁 - A controller of a storage system having a flash memory chip manages a residual capacity value of the flash memory chip, and transmits a value based on the residual capacity value to a management server based on at least one definition out of definition of a parity group, definition of an internal LU, or definition of a logical unit.
フラッシュメモリチップを備えるストレージシステムのコントローラは、フラッシュメモリチップの余剰容量値を管理し、パリティグループの定義または内部ＬＵの定義または論理ユニットの定義の少なくとも一つの定義に基いて、管理サーバに余剰容量値に基づく値を送信する。 - 特許庁 - A controller of the storage system having a flash memory chip manages a residual capacity value of the flash memory chip, and transmits a value based on the residual capacity value to a management server based on at least one definition out of the definition of a parity group, the definition of an internal LU, or the definition of a logical unit.
フラッシュメモリチップを備えるストレージシステムのコントローラは、フラッシュメモリチップの余剰容量値を管理し、パリティグループの定義または内部ＬＵの定義または論理ユニットの定義の少なくとも一つの定義に基いて、管理サーバに余剰容量値に基づく値を送信する。 - 特許庁 - To activate the drive control program of a drive unit by the power OFF/ON of a numerical controller only with an inexpensive volatile memory RAM without using a nonvolatile memory FLASH memory operated as a drive control program storage area and also execution memory for the hardware of the drive unit.
ドライブユニットのハードウェアに駆動制御プログラム格納エリアかつ実行メモリとして動作する不揮発性メモリＦＬＡＳＨメモリを用いることなくコスト的に安価な揮発性メモリＲＡＭのみで、数値制御装置の電源ＯＦＦ／ＯＮでドライブユニットの駆動制御プログラムを起動させる。 - 特許庁 - To provide a method or a corresponding device for controlling memory access in which the certain number of standby states is determined about a central controller (CPU) for performing memory access to memory devices (FLASH/ROM, RAM, IO module).
本発明は、メモリ装置（ＦＬＡＳＨ／ＲＯＭ、ＲＡＭ、ＩＯモジュール）にメモリアクセスするために、中央制御装置（ＣＰＵ）についてある数の待ち状態が決定される、メモリアクセスを制御するための方法もしくは対応する装置に関する。 - 特許庁 - This controller 100 is provided with determination means(for example, CPU 11 and 21) for determining whether or not the programs of the flash memories 12 and 22 should be rewritten by a program for rewriting by referring to compatibility information stored in the flash memories 12 and 22 and the memory card 3.
フラッシュメモリ１２、２２及びメモリカード３に記憶された互換性情報を参照して、フラッシュメモリ１２、２２のプログラムを書換用のプログラムにより書き換えるか否かを判定する判定手段（例えば、ＣＰＵ１１、２１）を備える。 - 特許庁 - Then, when it is detected that power is supplied in a ROM controller 195b, the ROM controller 195b sets a boot program from the NAND type flash memory 195a to a buffer RAM 187c.
そして、ＲＯＭコントローラ１９５ｂにおいて電源が投入されたことを検出すると、ＲＯＭコントローラ１９５ｂは、ＮＡＮＤ型フラッシュメモリ１９５ａからブートプログラムをバッファＲＡＭ１８７ｃにセットする。 - 特許庁 - Then, when the turn-on of the power is detected by a ROM controller 191b, the ROM controller 191b sets a boot program at a buffer RAM 187c from the NAND flash memory 191a.
そして、ＲＯＭコントローラ１９１ｂにおいて電源が投入されたことを検出すると、ＲＯＭコントローラ１９１ｂは、ＮＡＮＤ型フラッシュメモリ１９１ａからブートプログラムをバッファＲＡＭ１８７ｃにセットする。 - 特許庁 - When a flash memory controller receives access to the storage region of the boot program from a CPU (a step S101), the flash memory controller outputs the read data to the CPU only when deciding that the corresponding block is not defective, from decision based on an ECC in data read from the corresponding page (steps S105, S106) and decision based on block information (step S109).
フラッシュメモリコントローラは、ＣＰＵからブートプログラムの記憶領域へのアクセスを受けると（ステップＳ１０１）、対応するページから読み出したデータ中のＥＣＣに基づく判定（ステップＳ１０５，Ｓ１０６）と、ブロックインフォメーションに基づく判定（ステップＳ１０９）により、対応するブロックが不良でないと判定した場合のみ、読み出したデータをＣＰＵに出力する。 - 特許庁 - A CPU 221 automatically generates a user data erase command by taking the user data deletion command by a card-side controller 220 of the SD memory card 200, and outputs to a NAND flash memory 210.
これに対し、ＳＤメモリカード２００のカード側コントローラ２２０がユーザデータ消去コマンドを取り込むことにより、ＣＰＵ２２１は、ユーザデータイレーズコマンドを自動的に生成し、ＮＡＮＤ型フラッシュメモリ２１０に出力する。 - 特許庁 - In response to this, a card side controller 220 of the SD memory card 200 fetches the user data erase command, and consequently, a CPU 221 automatically generates a user data erase command to output it to an NAND type flash memory 210.
これに対し、ＳＤメモリカード２００のカード側コントローラ２２０がユーザデータ消去コマンドを取り込むことにより、ＣＰＵ２２１は、ユーザデータイレーズコマンドを自動的に生成し、ＮＡＮＤ型フラッシュメモリ２１０に出力する。 - 特許庁 - The flash memory device includes a memory cell array comprising memory cells arranged in rows and columns, a page buffer circuit having a single latch structure and configured to read data from a selected memory cell in the memory cell array, and a controller controlling the page buffer circuit having the single latch structure so as to detect a memory cell in which electric charges loss is caused out of memory cells of the selected row.
フラッシュメモリ装置は、行と列で配列されたメモリセルを含むメモリセルアレイと、前記メモリセルアレイの選択されたメモリセルからデータを読み出すように構成されたページバッファ回路と、前記選択された行のメモリセルのうち、電荷損失が生じたメモリセルを検出するように前記単一のラッチ構造を有する前記ページバッファ回路を制御する制御器と、を含む。 - 特許庁 - The memory controller is equipped with an access control means of controlling access to a zone composed of a plurality of blocks of flash memories; and the zone is composed of blocks in flash memories of a plurality of chips and when one of the flash memories enters a state wherein a process request is rejected, the process request is supplied preferentially to a flash memory in a standby mode for a process request.
フラッシュメモリの複数ブロックで構成されたゾーンに対するアクセスを制御するアクセス制御手段を備えたメモリコントローラであって、前記ゾーンが複数チップのフラッシュメモリ内のブロックで構成されており、前記フラッシュメモリのうちのいずれかが、処理要求の受入拒否状態になった時に、処理要求の待機状態にあるフラッシュメモリに対して、優先的に処理要求を供給するように構成する。 - 特許庁 - To provide a memory controller, a flash memory system therewith, and a method for controlling the flash memory whereby when a block with new data (rewritten data) written therein and another block with old data (data yet to be rewritten) written therein coexist, a determination can be made as to which of the blocks has the newest data (valid data) written therein.
新たなデータ（書替後のデータ）が書込まれているブロックと、古いデータ（書替前のデータ）が書込まれているブロックが並存した場合に、いずれのブロックに書込まれているデータが最新のデータ（有効なデータ）であるかを判断できるようにしたメモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法を提供する。 - 特許庁 - The memory controller controls access to a flash memory 3 by a host computer 5 and is provided with an invisible region setting part 13 defining a scope usable as a user region 21 among recording regions included in the flash memory 3 and a control part 10 for feeding the maximum value m of logical address constituting the user region 21 to the host computer 5.
ホストコンピュータ５によるフラッシュメモリ３へのアクセスを制御するメモリコントローラであって、フラッシュメモリ３に含まれる記録領域のうちユーザ領域２１として利用可能な範囲を定義する不可視領域設定部１３と、ユーザ領域２１を構成する論理アドレスの最大値ｍをホストコンピュータ５に送出する制御部１０とを備える。 - 特許庁 - When a controller 2 receives the read command of a page from a host system 8, a control unit 4 reads the first parts P1a to Pna on pages P1 to Pn from the buffer memory 6 while the NAND type flash memory 3 is on standby due to relatively large latency of the NAND type flash memory 3, and transfers data to the host system 8.
コントローラ２がホストシステム８からページの読み出し命令を受けると、制御部４は、ＮＡＮＤ型フラッシュメモリ３の比較的大きいレイテンシに起因してＮＡＮＤ型フラッシュメモリ３が待機状態となっている間に、バッファメモリ６からページＰ１〜Ｐｎの第１部分Ｐ１ａ〜Ｐｎａを読み出して、ホストシステム８へデータ転送する。 - 特許庁 - The storage controller uses the address conversion information to identify a physical address corresponding to a logical address designated by an I/O request from a higher-order apparatus, and transmits an I/O command having I/O destination information based on the identified physical address to a memory controller in a flash memory module.
ストレージコントローラが、上位装置からのＩ／Ｏ要求が指定する論理アドレスに対応した物理アドレスを、上記アドレス変換情報を用いて特定し、特定された物理アドレスに基づくＩ／Ｏ先情報を有したＩ／Ｏコマンドを、フラッシュメモリモジュール内のメモリコントローラに送信する。 - 特許庁 - The automobile electronic controller compiles the currently received writing data and the previously temporarily stored writing data into data of rewriting region size (256 bytes) and rewrites a built-in flash ROM (flash memory) according to the received address.
自動車用電子制御装置は、今回受け取った書き込みデータと、先に一時的に保存しておいた書き込みデータとをまとめて、書き換え領域サイズ(256byte)のデータとして、受け取ったアドレスに応じて、内蔵するフラッシュＲＯＭ（フラッシュメモリ）の書き換えを行う。 - 特許庁 - A 1st controller 51 discriminating a pre-end state reads icon data denoting the number of steps corresponding to a calculated residual capacity from a flash memory 53 via a 2nd controller 52 and allows the icon to be blinked.
第１のコントローラ５１は、プリエンド状態であると判定したときには、算出した残量に対応するステップ数を示すアイコンデータを第２のコントローラ５２を介してフラッシュメモリ５３から読み出し、このアイコンを点滅表示する。 - 特許庁 - In a recording medium M, when the compressed data of an MP 3 format is read from a flash memory FM, a controller CTRL causes an MP 3 decoder to decode the data, and then send it to a deterioration circuit.
録音媒体Ｍにおいて、ＭＰ３フォーマットの圧縮データをフラッシュメモリＦＭから読出すときには、コントローラＣＴＲＬでＭＰ３デコーダにより復元し、続いて劣化回路へ送る。 - 特許庁 - A communication interface 105 transfers the control program from the external device to a flash memory 102 via an external controller 106, and the transfer state is stored in an EEPROM 104.
通信インターフェース１０５により外部装置から外部コントローラ１０６を介してフラッシュメモリ１０２に制御プログラムを転送し、その転送状態をＥＥＰＲＯＭ１０４に記憶する。 - 特許庁 - A controller for controlling access to the flash memory 2 where data can be erased per block, is given data for writing together with a logical block address indicating a logical block by a host system 20.
ブロック単位にデータの消去が可能なフラッシュメモリ２のアクセスを制御するコントローラにおいて、ホストシステム２０から論理ブロックを示す論理ブロックアドレスと共に書込み用データが与えられる。 - 特許庁 - When receiving a read request from the host device through a controller LSI 15, the data merge section 14 automatically assigns access destinations between the media server and the flash memory 11.
データマージ部１４は、コントローラＬＳＩ１５を介してホスト装置からのリード要求を受信した場合には、アクセス先を、メディアサーバとフラッシュメモリ１１との間で自動的に振り分ける。 - 特許庁 - A controller of the portable flash memory checks whether the thin client OS is normally started by a client, and if it is normally started, sets an access right flag to ON.
可搬型フラッシュメモリのコントローラは、シンクライアントＯＳがクライアント端末によって正常に起動されているかをチェックし、正常に起動された場合にアクセス権フラグをオンにセットする。 - 特許庁 - The extended apparatus 220 is electrically connected to the controller 210 and one or more flash memory devices 230 and 231, and configured to temporarily store data, and to ensure consistency of the data, and to show the processing state.
拡張器２２０は、コントローラー２１０と一つ以上のフラッシュメモリ装置２３０、２３１に電気的に接続されて、データを一時的に保存し、データを整合して、処理状態を示す。 - 特許庁 - A memory controller for performing access to a flash memory dividable into p pieces of zones is provided with an address conversion table having r(r < p) pieces of tables capable of storing address conversion information related with one zone.
本発明によるメモリコントローラは、ｐ個のゾーンに分割可能なフラッシュメモリにアクセスするためのメモリコントローラであって、一つのゾーンに関するアドレス変換情報を格納可能なテーブルをｒ個（ｒ＜ｐ）有するアドレス変換テーブルを備える。 - 特許庁 - The system controller 40 applies rewriting processing to a control program or a program for image processing stored in a flash memory 51 by using the memory card 50 in which a program file for rewriting processing is stored in a program rewriting mode.
システムコントローラ４０は、プログラム書換えモード時に、書換処理用のプログラムファイルが格納されたメモリーカード２０を使用して、フラッシュメモリ５１に格納されている制御プログラム又は画像処理用プログラムの書換え処理を実行する。 - 特許庁 - The connector 14a is electrically connected to the bus of the host system, and the memory controller 3 controls accessing to the flash memory 2 based on a write instruction or a read instruction imparted from the bus through the connector 14a.
コネクタ１４ａは、ホストシステムの持つバスに電気的に接続され、コネクタ１４ａを介してそのバスから与えられる書込み命令若しくは読出し命令に基づいてメモリコントローラ３がフラッシュメモリ２に対するアクセスを制御する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
