「Frame buffers」を含む例文一覧(92)

1 2 次へ＞
  • Negative buffer levels correspond to underlay frame buffers.
    負のバッファレベルはアンダーレイフレームバッファに対応する。 - XFree86
  • The formation of the next frame image is started in synchronization with the switching of the frame buffers.
    フレームバッファの切り替えに同期して次のフレーム画像の生成が開始される。 - 特許庁
  • Reduction in the memory capacity and high resolution display are attained, by concurrently using the line buffers and the frame buffers.
    ラインバッファとフレームバッファを併用することで、メモリ容量の削減と高解像度表示を達成する。 - 特許庁
  • The communication device has buffers configured of two stages for storing frame data.
    通信装置は、フレームデータを保持するバッファを２段構成としている。 - 特許庁
  • Positive levels correspond to frame buffers that overlay the default buffer, and negative levels correspond to frame buffers that underlay the default buffer.
    正の値であるレベルはデフォルトのバッファにオーバーレイするバッファに対応し、負の値であるレベルはデフォルトのバッファにアンダーレイするバッファに対応する。 - XFree86
  • A GCL performs double buffering by two front frame buffers A and B.
    ＧＣＬは、２つの前面フレームバッファＡ，Ｂによってダブルバッファリングを行う。 - 特許庁
  • This circuit comprises a frame memory (638) and two dual-port buffers (632 and 634).
    本回路はフレームメモリ（６３８）と、２つのデュアルポートバッファ（６３２，６３４）とを有する。 - 特許庁
  • A frame memory 4 is a memory accessible by a row address, and a column address and is constituted of two frame buffers.
    フレームメモリ４はロウアドレスとカラムアドレスによってアクセスが可能なメモリであり、２つのフレームバッファで構成される。 - 特許庁
  • Thus, the delay time of the buffers 17 and 112 can be adjusted by frame.
    これにより、フレーム単位でバッファ１７，１１２の遅延時間を調整することが可能となる。 - 特許庁
  • Sub frame buffers 18-1, 18-2 temporarily store compressed image data in succession to the key frame.
    サブフレームバッファ１８−１，１８−２はこのキーフレームに連続しかつ圧縮された圧縮画像データを一時的に保管する。 - 特許庁
  • To provide a graphic data processor by a Z-buffer method with a high through-put through the use of a plurality of Z-buffers or frame buffers without a large capacity.
    あまり容量の大きくない複数のＺバッファやフレームバッファを用いて、処理能力の高いＺバッファ法での図形データ処理装置を提供する。 - 特許庁
  • A rendering processor 7 converts data in the character buffers 6a and 6b on the basis of the attribute data of the master sprite and writes the converted data in frame buffers 2a and 2b.
    そして、レンダリング処理装置７が、キャラクタバッファ６ａ、６ｂ内のデータを親スプライトの属性データに基づいて変換し、フレームバッファ２ａ、２ｂに書きむ。 - 特許庁
  • Frame buffers are switched when a vertical synchronization signal is generated each time the formation of a frame image is finished (S160, S170).
    フレーム画像の生成が終了するごとに垂直同期信号の発生を待ってフレームバッファを切り替える（Ｓ１６０，Ｓ１７０）。 - 特許庁
  • To guarantee the order of continuous data with the minimum buffers, even when any frame after a certain reception frame has errors.
    ある受信フレーム以降のフレームに誤りがあっても、連続データの順序を保証するのに最小限のバッファですむようにする。 - 特許庁
  • Each of frame memories writes line data of a plurality of video signals via line buffers 2A-2C, and the line data in each frame memory are read through each of read buffers 4A-4C at a point of a read time.
    複数の映像信号のラインデータをラインバッファ２Ａ〜２Ｃを介して、各フレームメモリに書き込み、読み出し時点で、各読み出し用バッファ４Ａ〜４Ｃを介して各フレームメモリのラインデータ読み取る。 - 特許庁
  • Data buses and address buses of the frame buffers 32 and 34 can be controlled by the MPU on a time-division basis independently of those of the frame buffer 33.
    フレームバッファ３２，３４のデータバス，アドレスバスはフレームバッファ３３のそれとは独立して時分割でＭＰＵから制御可能である。 - 特許庁
  • To retrieve, even in a case in which empty frame buffers and buffers storing valid data are arranged in a random order, the next data storage buffer or the next data reproduction buffer at high speed.
    空のフレームバッファと有効データの格納バッファとがランダムな順序で並んでいても、次のデータ格納バッファ、あるいは次のデータ再生バッファを高速に検索可能とする。 - 特許庁
  • To improve the performance of a variable speed reproduction by accurately mapping reproduction data into a plurality of frame buffers in a frame unit by employing track information.
    トラック情報を用いて再生データを正確に複数のフレームバッファへフレーム単位でマッピングし、可変速再生での性能の向上を図る。 - 特許庁
  • Frame buffers 23, 24 of the active system/standby system store data by a time (3 frames) till detecting an error.
    運用系／予備系のフレームバッファ２３，２４はエラーを検出するまでの時間分（３フレーム）のデータを保持する。 - 特許庁
  • A frame memory 47 holds the image converted by the image converter 35 while performing switching of a plurality of buffers.
    フレームメモリ４７は、画像変換部３５により変換された画像を複数のフレームバッファを切り替えながら保持する。 - 特許庁
  • Because of this, it is possible to effectively make use of storage areas inside the frame buffers 174-1 and 174-2.
    これにより、フレームバッファ１７４−１，１７４−２内の記憶領域を有効に活用することが可能となる。 - 特許庁
  • Also, embodiments provide features involving the isolation of different user contexts to different frame buffers.
    また、諸実施形態は、異なるフレーム・バッファへの異なるユーザー・コンテキストの孤立化に関わる特徴を提供する。 - 特許庁
  • A sequential scheduler 32 and an adjustment scheduler 34 patrol a plurality of frame buffers and reads out frames to be externally output from each frame buffer.
    逐次スケジューラ３２および調整スケジューラ３４は、複数のフレームバッファを巡回して、外部へ出力すべきフレームを各フレームバッファから読み出す。 - 特許庁
  • The graphics memory 16 contains a plurality of frame buffers 16a and 16b for separating storing a plurality of layers of images including a 3D image, and one Z buffer 16c provided in common for these frame buffers.
    グラフィックスメモリ１６は、３Ｄ画像を含む複数層の画像を別々に格納するための複数個のフレームバッファ１６ａ及び１６ｂ、並びにこれらのフレームバッファに対して共通に設けられた一個のＺバッファ１６ｃを具備する。 - 特許庁
  • An image down sampled in the single down sampling image buffers 102, 112 is allocated to a frame buffer 24 desirably.
    シングル・サンプル画像バッファ（１０２、１１２）におけるダウンサンプリングされた画像は、好ましくはフレームバッファ２４に割り当てられる。 - 特許庁
  • HIPPI is used for short distances to connect a supercomputer to routers, frame buffers, mass-storage peripherals and other computers.
    HIPPIは短距離用に使われて,スーパーコンピュータを,ルータ,フレームバッファ,大容量記憶装置,およびほかのコンピュータに接続する． - コンピューター用語辞典
  • The display device for slot machine or pachinko slot machine which displays a drawn image on its display screen by switching frame buffers between drawing cycles and display cycles of image data is characterized in that it is provided with at least three frame buffers and constituted so that those frame buffers are switched between drawing cycles and display cycles of display data to display the drawn image on the display screen.
    フレームバッファを画像データの描画サイクル、表示サイクルと切り替えて、描画した画像を表示画面上に表示するスロットマシーン又はパチスロ機の画像表示装置であって、フレームバッファを少なくとも三つ設け、これらのフレームバッファを画像データの描画サイクル、表示サイクルと切り替えて、描画した画像を表示画面上に表示するように構成したことを特徴とする。 - 特許庁
  • Image data corresponding to different viewpoints are stored in different virtual buffers, the image data stored in the virtual buffers are processed, the image data are blended, and then the blended image data are stored in a physical frame buffer.
    異なる視点に対応する画像データを異なる仮想バッファーに記憶し、仮想バッファーに記憶された画像データを処理し、次に画像データを融合し融合画像データを物理的フレームバッファーに記憶する。 - 特許庁
  • Then the data multiplexing/demultiplexing apparatus reads the data from the reception buffers according to the generated apparatus reference frame phase and applies multiplex processing to the data.
    そして、生成された装置基準フレーム位相に従って受信バッファからデータを読み出し、そのデータを多重変換する。 - 特許庁
  • The image data transfer instructor 42 instructs the transfer of the image data, where display time arrived, and instructs the transfer of the oldest image data in the first to N-th reference frame buffers when the decoding processing is completed to the image data of a current frame, and the first to N-th reference frame buffers are full.
    画像データ転送指示部４２は、表示時刻が到来した画像データの転送を指示すると共に、現フレームの画像データに対するデコード処理が完了し、且つ第１〜第Ｎの参照フレームバッファがフル状態のとき、第１〜第Ｎの参照フレームバッファの最も古い画像データの転送指示を行う。 - 特許庁
  • A display controller 50 switches a plurality of frame buffers 33 one after another to select a frame buffer 44 as a readout destination of the drawing data, and supplies drawing data read out by scanning the inside of the frame buffer to the display.
    ディスプレイコントローラ５０は、複数のフレームバッファ４４を順次切り替えて描画データの読み出し先のフレームバッファ４４を選択し、フレームバッファ内を走査して読み出される描画データをディスプレイに供給する。 - 特許庁
  • The data multiplexing/demultiplexing apparatus generates an apparatus reference frame phase resulting from delaying a received data frame #1 of the received data #1 written in the reception buffer #1 among the reception buffers #1 to #8 provided to lines #1 to #8 by a time equivalent to a delay set to the received frame phase.
    回線＃１〜＃８が備える受信バッファ＃１〜＃８のうち、受信データ＃１の受信データフレーム＃１を基にして、受信フレーム位相に設定された遅延量分の時間を遅らせた装置基準フレーム位相を生成する。 - 特許庁
  • The method and the apparatus indicate to a station the presence of at least one buffered frame in at least one of legacy buffers and automatic power saving delivery (APSD) buffers in the AP for the station.
    本方法および装置はステーションに対するＡＰにおけるレガシー・バッファおよび自動節電配信（ＡＰＳＤ）バッファの少なくとも１つにおける少なくとも１つのバッファ・フレームの存在をステーションに指示する。 - 特許庁
  • A plotting attribute plane stores for each region, unit the information indicating into which frame buffers data are plotted based on indication of a processing device 1-1.
    描画属性プレーンは、処理装置１−１の指示に基づいて、画像データをどちらのフレームバッファに行うか領域単位で記憶する。 - 特許庁
  • A transmitter side device is provided with a table 13 that manages buffer assignment and a utilizing state of frame storage data buffers provided to a receiver side device.
    送信側装置に、受信側装置が具備するフレーム格納用データバッファのバッファ割当て、使用状況を管理するテーブルを設ける。 - 特許庁
  • In addition, sprite image data with low resolution are written alternately on frame buffers Fa and Fb, in synchronization with vertical scanning of the display device.
    また、フレームバッファＦａ、Ｆｂには、低解像度のスプライト画像データが表示装置の垂直走査に同期して交互に書き込まれる。 - 特許庁
  • Print data divided into a plurality of frames are received from a host computer in frame units and are stored in reception buffers in a RAM 103.
    複数のフレームに分割された印刷データをホストコンピュータからフレーム単位で受信してＲＡＭ１０３内の受信バッファに格納する。 - 特許庁
  • Subsequently, coded image data of the first frame of image data and subsequent frames of image data are stored at an offset from the header within the buffers.
    その後、画像データの第1フレームの符号化された画像データおよび後続画像データ・フレームがバッファ内でヘッダからオフセットして格納される。 - 特許庁
  • To provide an FC network capable of virtually increasing the capacity of reception buffers of FC apparatuses so as to avoid a frame transfer rate from being decreased due to delay through a transmission line even when the FC apparatuses with a small capacity of the reception buffers located at a long distance are interconnected.
    ＦＣ機器の受信バッファを仮想的に増加させ、受信バッファの小さいＦＣ機器同士を長距離接続しても伝送路の遅延によるフレーム転送速度の低下を避けることが可能なＦＣネットワークを提供する。 - 特許庁
  • A drawing processing unit 32 of the graphics processor 30 switches frame buffers 44 of multi-buffer constitution one after another to select a frame buffer 33 as a writing destination of drawing data, and writes the drawing data.
    グラフィックスプロセッサ３０の描画処理部３２は、マルチバッファで構成されるフレームバッファ４４を順次切り替えて描画データの書き込み先のフレームバッファ４４を選択し、描画データを書き込む。 - 特許庁
  • To reduce cost without using a plurality of large capacity buffers for determination by a threshold value, in a radio frame timing detection device which detects a frame timing of radio communication.
    本発明は無線通信のフレームタイミングを検出する無線フレームタイミング検出装置に関し，閾値による判定のために大容量のバッファを複数使用せずにコストを低減することを目的とする。 - 特許庁
  • Graphics adapters 20 to 23 having two frame buffers are provided corresponding to the subscreens 11a, 11b, 11c, and 11d of the display device.
    このディスプレイ装置の各サブスクリーン１１ａ、１１ｂ、１１ｃおよび１１ｄに対応して、各々２つのフレームバッファを有するグラフィックスアダプタ２０〜２３を設ける。 - 特許庁
  • A display controller 50 selects one of the buffers in accordance with the vertical synchronous frequency of the display, and scans out the image from the frame memory 47 accordingly.
    ディスプレイコントローラ５０は、ディスプレイの垂直同期周波数にしたがっていずれかのフレームバッファを選択して画像をフレームメモリ４７からスキャンアウトする。 - 特許庁
  • Any one of priority more than one is set to each of TS while using plural buffers 1, and the number of input packets for each TS is measured in a frame cycle.
    複数のバッファ１を用いて、各ＴＳに、ひとつ以上ある優先度のいずれかを設定し、ＴＳ毎の入力パケット数をフレーム周期で測定する。 - 特許庁
  • If it is the last copy or the only copy, the buffers storing that frame are reclaimed for reuse after the contents of each buffer are transmitted.
    それが最後のコピーまたは唯一のコピーであれば、各バッファの内容が送信された後に、そのフレームをストアするバッファは再使用のために再要求される。 - 特許庁
  • Finally, the signals stored in the first and second frame buffers are synthesized in a hardware manner by overlaying in the kernel layer and transmitted to a display panel.
    最後に、カーネル階層で第１及び第２フレームバッファに保存された信号をオーバレイによってハードウェア的に合成してディスプレイパネルに伝達する。 - 特許庁
  • Frames stored in class buffers 12_1 to 12_n are connected by a frame connection processing part 34 up to a specified limit length while a frame length adding counter 32 is used to confirm their connection length, and then stored in the SDRAM 20.
    クラスバッファ１２_1−１２_nに格納されたフレームをフレーム長加算カウンタ３２を用いて結合長を確認しつつフレーム結合処理部３４において所定長を限度として結合した後、ＳＤＲＡＭ２０へ格納する。 - 特許庁
  • At the readout request RRQ supplied to the control part 207 at intervals of the constant time, the image signal is transferred from the frame memory 201 through the SDRAM bus 203 and written to readout frame buffers 205Y and 205C.
    制御部３０７に一定時間毎に供給される読み出しリクエストＲＲＱに基づき、フレームメモリ２０１からＳＤＲＡＭバス２０３を介して読み出しバッファ２０５Ｙ，２０５Ｃに画像信号を転送して書き込む。 - 特許庁
  • One-frame buffers 5a, 5b of a multiplexing/file generating device 5 store a video bit stream and an audio bit stream encoded by a video encoder 1 and an audio encoder 2, respectively, by one frame or for a period equivalent thereto.
    多重化・ファイル生成装置５の１フレームバッファ５ａ、５ｂには、ビデオエンコーダ１，オーディオエンコーダ２で符号化されたビデオビットストリーム、オーディオビットストリームが１フレーム分またはその期間に相当する分蓄積される。 - 特許庁
  • As a result, both decoding processing and reproduction of motion picture are performed continuously, so that assignment of superfluous buffers and situation where reproduction of motion picture is not performed smoothly because frame buffers to decoding capability run short are avoidable.
    したがって、デコード処理および動画像の再生のいずれもが連続的に行なわれることとなり、過剰なフレームバッファを割り当てたり、デコード処理能力に対してフレームバッファが不足し、動画像の再生が円滑に行なわれない事態を避けることができる。 - 特許庁
1 2 次へ＞

例文データの著作権について