「Hit-and-miss」を含む例文一覧(45)

  • It's a bit hit-and-miss.
    やや博打的な面もありますが。 - 旅行・ビジネス英会話翻訳例文
  • Examples are shown as follows (O means a hit and X means a miss).
    以下に例を示す（○は中り、×は外れを示す）。 - Wikipedia日英京都関連文書対訳コーパス
  • HIT/MISS DETERMINATION METHOD AND DEVICE FOR CACHE CONTROLLER
    キャッシュ制御装置のヒット／ミス判定方法及び装置 - 特許庁
  • HIT/MISS-BY-WAY COUNTER AND ITS COUNTING METHOD
    ＷＡＹ別ＨＩＴ／ＭＩＳＳカウンタおよびそのカウント方法 - 特許庁
  • METHOD AND SYSTEM FOR CACHE HIT UNDER MISS COLLISION HANDLING, AND MICROPROCESSOR
    ミス衝突処理状態でのキャッシュ・ヒットのための方法、システムおよびマイクロプロセッサ - 特許庁
  • The number of starting wins for activating direction can be set, thus deriving a hit via a hit direction when the hit is included in a lottery result corresponding to a set number of starting wins, and deriving a miss via miss direction when no hits are included.
    演出を起動させる始動入賞数を設定可能にし、設定した数の始動入賞に対応した抽選結果の中に当たりが含まれている場合は当たり演出を経て当たりを導出し、当たりが含まれていない場合は外れ演出を経て外れを導出する。 - 特許庁
  • When the game ball gets in the tulip 3, a determination pattern varying device 8 that determines a hit or a miss operates to determine whether or not a big hit is made and, when the big hit is made, a big winning opening 9 is opened.
    電動チューリップ３に遊技球が入ると当たり外れを判定する判定図柄変動装置８が作動して大当たりか否かの判定を行い、大当たりのときに大入賞口９が開放される。 - 特許庁
  • To obtain a document retrieval device using an index for retrieval which is free from a hit miss and is small-sized and is generated in a short time.
    ヒットミスがなく、かつサイズが小さい、作成時間が短くて済む検索用インデックスを使用する。 - 特許庁
  • Hence, prize probability can be adjusted without increasing or decreasing the number of hit holes 50 or miss holes 51 of the trays 40 and 50.
    これにより、受け皿４０、５０のアタリ孔５０又はハズレ孔５１の数を増減することなく、入賞確率を調整することができる。 - 特許庁
  • This game device is provided with a roulette device 6 selecting at least one out of a plurality of roulette numerals for specifying a hit or a miss and a control circuit 31 determining the hit or the miss based on the roulette numeral selected by the roulette device 6.
    当り又は外れを特定するための複数のルーレット数字の中から少なくとも１つを選択するルーレット装置６と、ルーレット装置６によって選択されたルーレット数字に基づいて当り又は外れを決める制御回路３１とを有するゲーム装置である。 - 特許庁
  • Of all the pages in a database 10, for example, a certain number of higher-level pages with higher frequencies of buffer miss hits are associated with each column and line in a miss hit table 261.
    ミスヒットテーブル２６１の各行及び各列には、データベース１０内の全ページのうちの、例えばバッファミスヒットの頻度が高い上位一定数のページの各々が対応付けられる。 - 特許庁
  • These 'ordinary big hit pattern ', 'probability varying big hit pattern' or 'miss pattern' and 'benifit pattern' are outputted to a display control circuit 95 via an output circuit 79 as a pattern variation starting command (S7, S12 and S14).
    そして、この「通常大当たり図柄」、「確変大当たり図柄」又は「ハズレ図柄」と「特典図柄」とを図柄変動開始指令として出力回路７９を介して表示制御回路部９５に出力する（Ｓ７、Ｓ１２、Ｓ１４）。 - 特許庁
  • To provide a probabilistic determination device capable of judging hit/miss on the spot and immediately for a hit determination demand signal and having a small scale circuit configuration.
    小規模な回路構成で、当たり判定要求信号に対して滞り無く即座に当たり／外れの判定が行える確率的判定装置を提供する。 - 特許庁
  • When a lot drawing result of lot drawing processing of a hit and a miss in game control is a hit for accompanying an Reg bonus, game control processing for giving the Reg bonus is executed (Step 300 and 316).
    遊技制御における当たり／はずれ抽選処理の抽選結果が、Ｒｅｇボーナスを伴う当たりである場合には、Ｒｅｇボーナスを行うゲーム制御処理を実行する（ステップ３００、３１６）。 - 特許庁
  • To perform access at high speed, without causing delay in operation caused by the read operation of the same data or precharge operation of a bit line at both a hit, when the same word line address is accessed and miss hit.
    同一ワード線アドレスがアクセスされたヒット時、及びミスヒット時の双方において、同一データの読み出し動作又はビット線のプリチャージ動作を行うことに起因する動作の遅れを生じず、高速にアクセスする。 - 特許庁
  • When one hits a first kind of starting site 19, a big hit count value, a reach count value, a pattern count value, a hit effect sound count value and a miss effect sound count value are obtained (S1).
    第１種始動口１９に入賞すると、大当りカウント値、リーチカウント値、パターンカウント値、当り効果音カウント値及びハズレ効果音カウント値が取得される（Ｓ１）。 - 特許庁
  • To relieve a game player of not generating a big hit, and to realize a varied game having always a strained feeling by generating various profit giving forms without alternative profit giving of a big hit or a miss.
    大当たりかハズレかの二者択一的な利益供与では無く、多様な利益供与形態を発生させ、かつ大当たりが発生しない遊技者の救済を施し、変化に富んだ、常に緊張感のある遊技を実現する。 - 特許庁
  • This pinball game machine validates a gate 23 as a holding lot-drawing port in a big hit, and determines whether or not a held and stored big hit lot-drawing value is a big hit when a game ball passes through the gate 23 (S143 and S144), and erases a miss holding memory of becoming no reach (S147).
    大当たり中はゲート２３を保留抽選口として有効にして、遊技球がゲート２３を通過すると保留記憶されている大当たり抽選値について大当たりか否かの判定が行われ（Ｓ１４３、Ｓ１４４）、リーチにならない外れの保留記憶を消去する（Ｓ１４７）。 - 特許庁
  • Based on a hit ratio HR for cache hit of the address ADR and a mistake rate MR for cache miss of the address ADR corresponding to the counted value CT at the cache miss, a reference value calculation part 49 corrects reference values m and n for the counter section 22 to count the counted value CT.
    基準値算出部４９は、アドレスＡＤＲに対するキャッシュヒットのヒット率ＨＲと、キャッシュミスのときにカウント値ＣＴに対応するアドレスＡＤＲに対するキャッシュミスのミス率ＭＲとに基づいて、カウンタ部２２がカウント値ＣＴをカウントするための基準値ｍ，ｎを変更する。 - 特許庁
  • In this probabilistic determination device, time intervals of pulses P0, P1, R2,... generated at random are measured, and either of two conditions, hit and miss, is stochastically selected based on the pulse time interval data by the hit determination demand signal.
    ランダムに発生するパルスＰ０，Ｐ１，Ｐ２，・・・の時間間隔を計測し、当たり判定要求信号によりそのパルス時間間隔データに基づいて当たり／外れの二つの状態の何れかを確率的に選択するようにした確率的判定装置である。 - 特許庁
  • Trays 40 and 60 having a hit hole 50 and a miss hole 51 are arranged in a tiltable way for plates 31 and 41 and by changing the tilting states of the tray 40 and a tray 50, the rolling track of a game ball B is changed.
    アタリ孔５０とハズレ孔５１とを有する受け皿４０、６０を、プレート３１、４１に対して傾動可能に配置し、受け皿４０、５０の傾動状態を変更することで、遊技球Ｂの転動軌道が変化するように構成した。 - 特許庁
  • The game device has fourth means 21d for operating logical product of the output of the second means and the output of the third means to output hit and miss signals.
    第２の手段の出力および第３の手段の出力の論理積をそれぞれとり、的中・非的中信号を出力する第４の手段群２１ｄを具える。 - 特許庁
  • To provide the HIT/MISS-by-WAY counter which measures the use and operation efficiency of a cache memory composed of more than one WAY and its counting method.
    複数のＷＡＹから構成されるキャッシュメモリにおいて、その使用および動作効率を測定するＷＡＹ別ＨＩＴ/ＭＩＳＳカウンタおよびそのカウント方法を提供する。 - 特許庁
  • The first two are the per-CPU cache allocation hit and miss counts: the number of times an object was or was not available in the per-CPU cache for allocation.
    最初の 2 つは per-CPU キャッシュのアロケーションヒットカウントとアロケーションミスカウントである。 すなわち、あるオブジェクトをアロケートしたときに、それが per-CPU キャッシュの内部に あった/なかった 回数である。 - JM
  • The next two are the per-CPU cache free hit and miss counts: the number of times a freed object could or could not fit within the per-CPU cache limit, before flushing objects to the global cache.
    続く 2 つは、per-CPU キャッシュのフリーヒットカウントとミスカウントである。 すなわち解放されたオブジェクトをグローバルなキャッシュにフラッシュする前に、per-CPU キャッシュの制限の範囲に 収まった/収まらなかった 回数である。 - JM
  • In general kyudo competitions which use kasumi-mato or hoshi-mato, 'atari' (hit) and 'hazure' (miss) are the only decisions, no matter which area of the mato an arrow hits on (refer to the section of Competition in Kyudo for further details).
    なお霞・星的を用いる通常の競技では的中の判定は「あたり」か「はずれ」のみであり、的のどこにあたろうと差はない（詳細は弓道競技方法参照）。 - Wikipedia日英京都関連文書対訳コーパス
  • When a Delinquent Load loads data, this information processor loads the data from a Delinquent Load-dedicated cache memory, so that the cache miss does not occur, and a cache hit is ensured.
    本発明の情報処理装置は、Delinquent Loadがデータをロードする際には、Delinquent Load専用キャッシュメモリからデータをロードすることによって、キャッシュミスが発生せず、必ずキャッシュヒットすることになる。 - 特許庁
  • To eliminate the monotony of a notice given in a stage before making a definite display of a hit or a miss of a game and to allow a player to always have a certain feeling of expectation to the given notice.
    遊技の当り外れを確定表示する前の段階で行う予告の単調さを払拭し、出される予告に対し常に遊技者が一定の期待感を抱くことを可能にする。 - 特許庁
  • In a normal pattern, a variable display period from the start of variable display to the derivation and display of display results in the case of a hit is shorter than that in the case of a miss.
    普通図柄において、はずれの場合よりも、当りの場合のほうが、可変表示の開始から表示結果が導出表示されるまでの可変表示期間が短い。 - 特許庁
  • At the time of miss hit, a bit map is cached in the font cache area as a new character and also registered in the cache backup area in the NV-RAM 11.
    ミスヒット時は新たな文字としてフォントキャッシュエリアにビットマップをキャッシュする一方、ＮＶ−ＲＡＭ１１内のキャッシュバックアップエリアにも登録する。 - 特許庁
  • A memory control part 14 outputs a CTR signal to a bus controller 10, when a cache is miss-hit, and the control part 12 tries to access an external bus 200, via the memory control part 14.
    キャッシュがミスヒットした場合、メモリ管理部１４は、バスコントローラ１０に対しＣＴＲ信号を出力し、制御部１２は、該メモリ管理部１４を介して、エクスターナルバス２００をアクセスしようとする。 - 特許庁
  • Thereby, data in a cache memory can be accessed randomly and freely, while access for the cross point type memory is performed only in miss-hit, the number of times of rewriting of data can be reduced.
    これによりキャッシュメモリ内のデータは自由にランダムアクセスが可能になるとともに、クロスポイント型メモリへのアクセスはミスヒット時のみとなり、データ書き換え回数も大幅に低減できる。 - 特許庁
  • A memory controller M2C determines hit or miss for an input address given from a central information processing unit CPU through a primary cache controller M1C by referring to a cache tag memory TM2-1 and a saving tag memory TM2-2, and accesses M2 when either or both of TM2-1 and TM2-2 are hit.
    中央情報処理装置ＣＰＵから１次キャッシュコントローラＭ１Ｃを介して与えられた入力アドレスに対して、メモリコントローラＭ２Ｃは、キャッシュ用のタグメモリＴＭ２−１と救済用のタグメモリＴＭ２−２とを参照することでヒット又はミスを判定し、ＴＭ２−１とＴＭ２−２のいずれか又は両方がヒットした場合にＭ２をアクセスする。 - 特許庁
  • Various profit giving forms are generated without alternative profit giving of a big hit or a miss, and gain similar to secondary prizes and a consolation prize can be generated by being related to a reach (ready-to-win condition) pattern to relieve not only the game player of not generating a big hit but also realize a varied game form having always a strained feeling.
    また、大当たりかハズレかの二者択一的な利益供与では無く、多様な利益供与形態を発生させ得ると共に、リーチ図柄と関連させる等により、前後賞、残念賞と同様な利得を発生させることができ、大当たりが発生しない遊技者の救済するだけではなく、変化に富んだ、常に緊張感のある遊技形態を実現することが可能となる。 - 特許庁
  • Various profit giving forms can be generated without alternative profit giving of a big hit or a miss, and gain similar to secondary prizes and a consolation prize can be generated in relation to a reach (ready-to-win) pattern to not only relieve the game player of not generating a big hit but also realize a varied game form having always a strained feeling.
    また、大当たりかハズレかの二者択一的な利益供与では無く、多様な利益供与形態を発生させ得ると共に、リーチ図柄と関連させる等により、前後賞、残念賞と同様な利得を発生させることができ、大当たりが発生しない遊技者の救済するだけではなく、変化に富んだ、常に緊張感のある遊技形態を実現することが可能となる。 - 特許庁
  • When the hit ratio of the external cache memory 9 is higher than the prescribed value, an external cache memory controller 4 holds a block read instruction from CPU 1 to ASIC 12 temporarily during determination of a cache hit or a miss, and a main memory controller 16 authorizes direct memory access from a coprocessor to main memory 17.
    外部キャッシュメモリ９のヒット率が所定値より高い場合、外部キャッシュコントローラ４はキャッシュヒット及びミスヒット判定までの間ＣＰＵ１からＡＳＩＣ１２へのブロックリード命令を一時保留し、メインメモリコントローラ１６はコプロセッサ１９からメインメモリ１７へのダイレクト・メモリ・アクセスを許可する。 - 特許庁
  • To provide a hit/miss determination method and device for a cache controller that can reduce a table size by using a cache management table as a basis and by dividing and dynamically managing the table.
    本発明はキャッシュ制御装置のヒット／ミス判定方法及び装置に関し、キャッシュ管理テーブルを基本とし、テーブルを分割・動的に管理することで、テーブルサイズを小さくすることができるキャッシュ制御装置のヒット／ミス判定方法及び装置を提供することを目的としている。 - 特許庁
  • The operations of a plurality of motor-driven tulips (motor-driven accessories) are linked with one another so that the tulips be opened and closed in turns for every winning of a game ball, with a start opening 4 made the beginning point, and be opened by one stage, and each tulip is provided with a hit-miss pin 5.
    複数個の電動チューリップ（電動役物）１，２，３の動作を始動口４を開始点として遊技球の入賞ごとに順番に開閉して１段階ずつ開放するように連係させ、各電動チューリップに命釘５を備える。 - 特許庁
  • To provide a memory controller for reducing any excess precharge at the time of performing access to a memory even in a system in which a bank hit access and a bank miss access coexist, and for improving the system performance as the result.
    バンクヒットするアクセスとバンクミスするアクセスが混在するようなシステムにおいてもメモリのアクセス時における余分なプリチャージを減らすことができ、その結果システム性能の向上を図ることができるメモリ制御装置を提供する。 - 特許庁
  • To provide variable information printed matter with a scratch concealment layer which further improves forgery preventing properties and enables immediate judgment of authenticity even when the scratch concealment layer concealing individual information indicating a hit or a miss or the like is scratched off and the individual information is intentionally cut off for falsification.
    偽造防止性をより向上せしめ、たとえ当落等を表す個別情報を隠蔽しているスクラッチ隠蔽層をスクラッチオフし、故意にその個別情報を切取って改ざんたとしても、即座にその真偽判定ができるスクラッチ隠蔽層付可変情報印刷物の提供にある。 - 特許庁
  • In the cache memory system, each of a plurality of processors is can execute a no-data transfer store command, and each of a plurality of first storage hierarchical units outputs a transfer-control signal in response to occurrence of a cache miss hit when executing the no-data transfer store command by the corresponding processor.
    複数のプロセッサの各々は、データ転送なしストア命令を実行可能であり、複数の第１記憶階層部の各々は、自身に対応するプロセッサによるデータ転送なしストア命令の実行時にキャッシュミスヒットの発生に応答して転送制御信号を出力する。 - 特許庁
  • When recognizing a big hit state (or a miss state) in a pattern combination effective line L, a pattern is moved from a direction different from a normal pattern variation direction and the opposite direction with respect to a final pattern display position H2 wherein the pattern is finally displayed (Figure 6(a)).
    図柄組み合わせ有効ラインＬ上であって、当該有効ラインＬにおいて大当り状態（又ははずれ状態）を認識するにあたって最後に図柄が表示される最終図柄表示位置Ｈ２に対して通常の図柄変動方向及びその逆方向とは異なる方向から図柄を移動する（図６（ａ））。 - 特許庁
  • This radar signal processing device determines the interferential wave from, at least, two pieces of target frequency information from the number of targets and target frequency bins outputted from a target information extractor 11 and, when there is the interferential wave, it removes the Interferential wave by masking Hit/Miss theoretical data outputted from a peak detector 10.
    ターゲット情報抽出器１１より出力される出力されるターゲット数及びターゲット周波数ビンより、少なくとも２個のターゲット周波数情報から干渉波を判定し、干渉波が存在する場合には、ピーク検出器１０から出力されるＨｉｔ／Ｍｉｓｓ論理データに対して、マスクすることにより、干渉波の除去を行う。 - 特許庁
  • The set associative type cache memory device equipped with a memory cell part which holds data and tags, an LRU memory part representing reference history information on cache blocks, and a circuit which makes a hit/miss decision has an instruction for changing the LRU of a corresponding cache block to the block which was referred to in the remote past.
    データとタグを保持するメモリセル部と、キャッシュブロックの参照履歴情報を表すＬＲＵメモリ部と、ヒット／ミスを判定する回路を具備するセットアソシアティブ方式のキャッシュメモリ装置において、該当キャッシュブロックのＬＲＵを最も遠い昔に参照したブロックに変更する命令を備える。 - 特許庁
  • On a screen shown in Fig. 10 (A), three special patterns '7' are arranged on a big hit line inclined to the right side, but the color of spotlight applied onto the center special pattern is blue, while the color of spotlight applied onto two other special patterns is red, and since the colors are not coincident, it is a miss.
    図１０（Ａ）に示す画面では、右下がりの大当りラインには、３つの特別図柄「７」が揃っているが、中央の特別図柄の上に当てられているスポットライトの色彩が青色であり、他の２つの特別図柄の上に当てられているスポットライトの色彩が赤色であり、色彩が一致しないため、ハズレとなる。 - 特許庁

例文データの著作権について