「I/O channel」を含む例文一覧(42)
- an I/O channel
I/O チャンネル, 入出力チャンネル - 研究社 英和コンピューター用語辞典 - the channel sends an I/O interruption to the processor
チャネルはプロセッサへ入出力割込みを送る - コンピューター用語辞典 - a channel program for I/O operations
入出力操作用チャネルプログラム - コンピューター用語辞典 - to free the I/O channel from ～
入出力チャネルを～から解放する - コンピューター用語辞典 - COMMUNICATION CONTROL SYSTEM FOR I/O CHANNEL
Ｉ／Ｏチャネルの通信制御方式 - 特許庁 - A channel adapter has ports and I/O processors.
チャネルアダプタは、ポート及びＩ／Ｏプロセッサを有する。 - 特許庁 - An I/O bus 20 is a bus structure using both a channel type and a bus type and is composed of an I/O common bus commonly connected to I/O devices 21-23 and a channel interface signal line independently provided for each I/O device.
Ｉ／Ｏバス２０はチャネル型／バス型を併用したバス構造であり、Ｉ／Ｏデバイス２１〜２３に共通接続されたＩ／Ｏ共通バスと、各Ｉ／Ｏデバイス毎に独立に設けられたチャネルインターフェース信号線とからなる。 - 特許庁 - On a large computer, the channel controls I/O
大型コンピュータでは,チャネルが入出力(装置)を制御する - コンピューター用語辞典 - When a failure occurs in the data channel 3B, data B is transferred via the I/O port 13 (1B), a bypass channel 21-1, the I/O port 13 (1A), the data channel 3A, the I/O port 13 (2A), a bypass channel 21-2 and the I/O port 13 (2B).
データ通信路３Ｂにおいて障害が発生すると、データＢは、Ｉ／Ｏポート１３（１Ｂ）、迂回通信路２１−１、Ｉ／Ｏポート１３（１Ａ）、データ通信路３Ａ、Ｉ／Ｏポート１３（２Ａ）、迂回通信路２１−２、およびＩ／Ｏポート１３（２Ｂ）を介して転送される。 - 特許庁 - If a channel is replaced by an I/O processor, the main processor can be relieved of all responsibility for controlling I/O operations
(この構成で,)チャネルを入出力プロセッサで置き換えた場合,主プロセッサは入出力操作を制御するすべての役割から解放される - コンピューター用語辞典 - AP 22 stores a command for gaining access to the file by a command I/O buffer in the memory space of the general purpose machine OS 2 in gaining access to the file and stores a channel program describing an instruction including a pointer to the command I/O buffer in the memory space of the general purpose machine OS 2.
AP22は、ファイルをアクセスする際、汎用機OS２のメモリ空間上のコマンド用I/O バッファに上記ファイルをアクセスするためのコマンドを格納すると共に、上記コマンド用I/O バッファへのポインタを含む指令を記述したチャネルプログラムを汎用機OS２のメモリ空間に格納する。 - 特許庁 - Each FICON channel is capable of supporting more than 4,000 I/O operations per second.
それぞれのFICONチャネルは、１秒あたり4,000以上の入出力動作をサポートできる。 - コンピューター用語辞典 - The main processor starts an I/O operation by sending a signal to the channel
主プロセッサは,信号をチャネルへ送ることによって入出力操作を開始する - コンピューター用語辞典 - METHOD AND SYSTEM TO ATTAIN EFFICIENT I/O OPERATION IN FIBER CHANNEL NODE
ファイバチャネルノードにおいて効率の良いＩ／Ｏ操作を達成するための方法及びシステム - 特許庁 - METHOD AND SYSTEM FOR COMPLETING EFFECTIVE I/O OPERATION IN FIBER CHANNEL NODE
ファイバチャンネルノードにおける効果的なＩ／Ｏ操作完了のための方法及びシステム - 特許庁 - The same power source voltage as the power source Vccsa given to a sense amplifier circuit 4a is given to the internal data bus lines I/O, I/O* via (p) channel MOS transistors PQa, PQb.
内部データバス線（Ｉ／Ｏ，Ｉ／Ｏ＊）へは、ｐチャネルＭＯＳトランジスタ（ＰＱａ，ＰＱｂ）を介して、センスアンプ回路（４ａ）へ与えられる電源電圧（Ｖｃｃｓａ）と同じ電源電圧を与える。 - 特許庁 - The transaction instructs an I/O channel to keep its consistency and returns an answer only when the consistency is assured.
トランザクションの発行に応じて、各I/Oチャネル１０は、終了したと報告されたDMAシーケンスのDMAデータを含むそのキャッシュ内の修正されたラインを、メモリにライトバックする。 - 特許庁 - In the method, a distributed virtual I/O tool is replaced with an exclusive VIO server by distributing a virtual I/O function over some applications LPARs connected by a high speed communication channel.
高速通信チャネルにより接続された幾つかのアプリケーションＬＰＡＲにわたって仮想Ｉ／Ｏ機能を分散させることによって、分散型仮想Ｉ／Ｏツールが、専用ＶＩＯサーバに取って換わる。 - 特許庁 - When a channel completes an I/O operation, it notifies the CPU by sending it an electronic singal called an interrupt
チャネルは,入出力操作を完了したとき,「割込み」と呼ばれる電子信号をCPU(中央処理装置)へ送ってその旨を知らせる - コンピューター用語辞典 - At the same physical part of the I/O memory, two logical uses of a receiver channel and a transmitter code block are overlaid.
Ｉ／Ｏメモリの同じ物理的部分に受信機チャネルと送信機符号ブロックの２つの論理的使用がオーバレイされる。 - 特許庁 - The data processing system comprises former processors connected to each other via an attachment feature, a former memory, and a former input and the output (I/O) channel.
データ処理システムは、相互接続機構を介して相互接続された元のプロセッサ、元のメモリ、および元のＩ／Ｏチャネルを備える。 - 特許庁 - An initiator is provided with at least one I/O request queue for each channel and in addition, is provided with a management queue 202f.
イニシエータには、各チャネル毎に少なくとも１つのＩ／Ｏ要求キューが備えられており、加えて、マネジメントキュー２０２ｆも備えられている。 - 特許庁 - By the use of interface controllers 218 and 226, the I/O device part 206 and the process device part 220 are connected via a single channel.
インタフェースコントローラ２１８，２２６を用いてＩ／Ｏ装置部２０６とプロセス装置部２２０間を単一チャネルを介して接続する。 - 特許庁 - The first channel processor (15) processes the I/O request by use of the data transferred to the buffer memory (17).
第一のチャネルプロセッサ（１５）は、バッファメモリ（１７）に転送されたデータを使用してＩ／Ｏリクエストを処理する。 - 特許庁 - To reduce the overhead of processing for exchanging input/output device (I/O) interruption information between a channel processor(CHP) and a channel device (CH) in the multiple execution of input/output operation exchange between the CH under the control of the CHP and the I/O.
チャネル処理装置（ＣＨＰ）配下のチャネル装置（ＣＨ）が入出力装置（Ｉ／Ｏ）と入出力動作のやりとりを多重に実行する際に、ＣＨＰとＣＨ間でのＩ／Ｏ割込み情報を交換する処理のオーバーヘッドを軽減する。 - 特許庁 - An open system file input/output means 41 acquires the command in the command I/O buffer indicated by the instruction in the channel program with the inter-OS data transfer means 3 and executes the system-provided function corresponding to the command.
オープン系ファイル用入出力手段41は、チャネルプログラム中の指令が指し示す上記コマンド用I/O バッファ中のコマンドを、OS間データ転送手段３を用いて取得し、そのコマンドに対応するシステム提供関数を実行する。 - 特許庁 - To uniformly select channel paths by avoiding the deviation of the load of a plurality of using channel paths when executing an I/O command in an input-output system connecting an input-output device I/O to a plurality of channel devices CH, and having a constitution such as these channel devices CH straddle a plurality of input-output processors IOP.
入出力装置Ｉ／Ｏが複数のチャネル装置ＣＨに接続され、それらのチャネル装置ＣＨが複数の入出力処理装置ＩＯＰにまたがるような構成を持つ入出力システムにおいて、Ｉ／Ｏ命令を実行する場合、使用する複数のチャネルパスの負荷の偏りを回避し、チャネルパスを均等に選択する。 - 特許庁 - Further, the LSI device is provided with: a plurality of MOSFETs 20 formed in the core region 1 and using the SOI layer 14a of the core region for a complete depletion Si channel; and a plurality of MOSFETs 30 formed in the I/O region 2 and using the SOI layer 14b of the I/O region for the complete depletion Si channel.
また、ＬＳＩデバイスは、コア領域１に形成され、コア領域１のＳＯＩ層１４ａを完全空乏型Ｓｉチャネルとした複数のＭＯＳＦＥＴ２０と、Ｉ／Ｏ領域２に形成され、Ｉ／Ｏ領域２のＳＯＩ層１４ｂを完全空乏型Ｓｉチャネルとした複数のＭＯＳＦＥＴ３０とを備えている。 - 特許庁 - A parallel I/O circuit 2 sets a tone color setting signal L2, a transmission channel setting signal L13 and a timing signal L3 under the control of a CPU 1.
パラレルＩ／Ｏ回路２は、ＣＰＵ１の制御により、音色設定信号Ｌ２、送出チャネル設定信号Ｌ１３及び、タイミング信号Ｌ３を設定する。 - 特許庁 - The I/O device part 206 is arranged on a single microchip and has a physical layer 208 and a data channel processor 210, and the process device part 220 is coupled to the single microchip.
Ｉ／Ｏ装置部２０６は、シングルマイクロチップ上に配置され、物理層２０８とデータチャネルプロセッサ２１０とを有し、プロセス装置部２２０はシングルマイクロチップに結合される。 - 特許庁 - Each of channel interface signal lines contains a clock SCLK and data transfer between each of I/O devices and a bus arbitrator 15 is executed synchronously with the clock SCLK outputted from the side of transmitting.
各チャネルインターフェース信号線にはクロックＳＣＬＫが含まれており、各Ｉ／Ｏデバイスとバスアービトレータ１５との間のデータ転送は、送信側から出力されるクロックＳＣＬＫに同期して実行される。 - 特許庁 - This I/O block 21 for the source clock outputs a source clock signal from a channel area for distribution wiring by a 1st driver 2110, a 1st driver 2111, and a 1st driver 2112.
ソースクロック用Ｉ／Ｏブロック２１は、１ｓｔドライバー２１１０、１ｓｔドライバー２１１１、１ｓｔドライバー２１１２により、ソースクロック信号を分配配線用チャネル領域から出力する。 - 特許庁 - To provide a communication control system and a device for an I/O channel having a redundant path to realize a Fail-over and Load Balancing.
本発明は冗長パスを有するＩ／ＯチャネルにおいてＦａｉｌｏｖｅｒやＬｏａｄ Ｂａｌａｎｃｉｎｇを実現するための通信制御方式および装置を提供する。 - 特許庁 - An operating system(OS) to be operated in the CPU 220 of an information processor 200 prepares a channel command word(CCW) command stream and transfer data or transfer data area on a main storage device 210 and instructs to start the operation of an input/output(I/O) function.
情報処理装置２００のＣＰＵ２２０内で動作するＯＳは、ＣＣＷコマンド列と転送データあるいは転送データ領域を主記憶装置２１０上に用意し、Ｉ／Ｏ機能の動作開始を指示する。 - 特許庁 - To provide a data processing system equipped with a hot plug function without intervention for several main hardware components, such as a processor, a memory, and an input/output (I/O) channel.
いくつかの主ハードウエアコンポーネント、すなわちプロセッサ、メモリ、および入出力（Ｉ／Ｏ）チャネルのための非介入ホットプラグ機能を具備するデータ処理システムを提供する。 - 特許庁 - When an electrostatic surge with a positive polarity based upon a ground terminal GND is applied to an input/output pad I/O, a breakdown current Itrig of an n channel MOS transistor NMOS flows from the input/output pad I/O through a p^+ diffusion layer PD1 and a forward diode of an n-well NW1.
入出力パッドＩ／Ｏに接地端子ＧＮＤに対して正極性の静電サージが印加されると、入出力パッドＩ／ＯからＰ^＋拡散層ＰＤ１−ＮウェルＮＷ１の順方向ダイオードを経由してＮチャネルＭＯＳトランジスタＮＭＯＳのブレークダウン電流Ｉｔｒｉｇが流れる。 - 特許庁 - Entry parts 20, 30, 40 are provided with plural entries in which control information such as an address, a byte count, presence/absence of a data chain of a main storage device 1 to be specified by a channel command is stored by every I/O device, its contents are set from an I/O processor 5 via the internal bus 100 and updated whenever data transfer is executed.
エントリ部２０，３０，４０は、I/0デバイスごとに、チャネルコマンドで指定される主記憶装置１のアドレス，バイトカウント，データチェインの有無等の制御情報を格納する複数のエントリを有し、その内容は内部バス１００を介してI/0プロセッサ５から設定され、データ転送が実行されると更新される。 - 特許庁 - An output circuit of the first I/O circuit converts a signal amplitude corresponding to the second power supply voltage into a signal amplitude corresponding to the first power supply voltage through a level conversion circuit and drives a P channel MOSFET and an N channel MOSFET constituting the output circuit.
上記第１入出力回路の出力回路では、上記第２電源電圧に対応した信号振幅をレベル変換回路で上記第１電源電圧に対応した信号振幅に変換し、出力回路を構成するＰチャネルＭＯＳＦＥＴとＮチャネルＭＯＳＦＥＴを駆動する。 - 特許庁 - An output circuit of the second I/O circuit forms a drive signal similarly through a level conversion circuit and drives second and third N channel MOSFETs forming an output signal of a signal amplitude corresponding to the third power supply voltage.
上記第２入出力回路の出力回路では、上記同様にレベル変換回路で駆動信号を形成し、上記第３電源電圧に対応した信号振幅の出力信号を形成する第２及び第３ＮチャネルＭＯＳＦＥＴを駆動する。 - 特許庁 - This electric channel self-inspection semiconductor testing system includes: a tester head; a plurality of parameter detection units; and a self-inspection controller, the tester head having a plurality of testing circuit boards inserted therein, the plurality of testing circuit boards being provided with a plurality of power channels, a plurality of I/O channels, and a plurality of drive channels.
本電気チャネル自己検査式半導体試験システムは、試験ヘッド、複数のパラメータ検出ユニット、自己検査コントローラを包含し、該試験ヘッド内に複数の試験回路板が挿入され、それは複数の電源チャネル、複数の伝送チャネル、及び複数の駆動チャネルを具備する。 - 特許庁 - To materialize differential signal transmission circuitry having a differential I/O interface with reduced power dissipation per channel, low circuit complexity, no inherent bandwidth restrictions, being operable without data or clock encoding, being operable without imposing additional requirements on the signal receiver, and having highly robust resistance to EMI and other noise sources.
チャンネル当たりの電力散逸が減少されており、回路の複雑性が低く、内在的な帯域幅の制限が無く、データ又はクロックのエンコーディング無しで動作可能であり、信号受信器に関しての付加的な条件を課すことなしに動作可能であり、且つＥＭＩ及びその他のノイズ源に対しての高いロバストの耐久性を有する差動Ｉ／Ｏインタフェースを有する差動信号送信回路を実現する。 - 特許庁 - The n-type channel stop layer forms a diode adjacent to the p-type channel stop layer in the p-type layer, and an i/o terminal or an n+-type layer and a p+-type layer connected to a V_ss power terminal in the p^--type layer is provided.
ＥＳＤ保護素子をＮ型基板上にＰ−層とＮ−層が隣接して存在し、前記Ｐ−層と前記Ｎ−層の境目上にＮ型チャネルストップ層が存在し、前記Ｎ型チャネルストップ層は前記Ｎ−層内でＶｄｄ電源端子に接続されたＮ＋層と隣接し、前記Ｎ型チャネルストップ層は前記Ｐ−層内ではＰ型チャネルストップ層と隣接しダイオードを形成し、前記Ｐ−層内に入出力端子またはＶｓｓ電源端子に接続されているＮ＋層とＰ＋層が設けられた構造とした。 - 特許庁
- Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved.
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
