「Instruction Set」を含む例文一覧(1322)

1 2 3 4 5 6 7 8 9 10 11 .... 26 27 次へ＞
  • RISC(REDUCED INSTRUCTION SET COMPUTER) MODULE
    ＲＩＳＣ（ＲｅｄｕｃｅｄＩｎｓｔｒｕｃｔｉｏｎＳｅｔＣｏｍｐｕｔｅｒ）モジュール - 特許庁
  • INSTRUCTION SET FOR PROCESSOR
    プロセッサ用命令セット - 特許庁
  • SPARC with enhanced instruction set.
    拡張命令セット付き SPARC。 - JM
  • INSTRUCTION SET AND COMPILER
    インストラクションセット及びコンパイラ - 特許庁
  • INSTRUCTION SET VARIABLE MICROPROCESSOR
    命令セット可変マイクロプロセッサ - 特許庁
  • to set the mask in the instruction
    命令にマスクを設定する - コンピューター用語辞典
  • This processor 100(1) has an instruction set A and an instruction set B.
    プロセッサ１００（１）は、命令セットＡと、命令セットＢとを有する。 - 特許庁
  • VARIABLE LENGTH INSTRUCTION SET CPU AND INSTRUCTION PROCESSING METHOD
    可変長命令セットＣＰＵおよび命令処理方法 - 特許庁
  • INSTRUCTION SET AND INFORMATION PROCESSOR
    命令セットおよび情報処理装置 - 特許庁
  • When the program instruction words of a second instruction set pass the instruction pipeline, they are mapped to the program instruction words of a first instruction set.
    第２命令セットのプログラム命令語が該命令パイプラインを通過する時、それらは第１命令セットのプログラム命令語にマップされる。 - 特許庁
  • An instruction set simulator (ISS) 5 executes a target instruction set architecture (ISA) section 4 of a target program 10.
    ＩＳＳ５は、ターゲットプログラム１０のターゲットＩＳＡ部分４を実行する。 - 特許庁
  • DATA PROCESSOR, AND INSTRUCTION SET EXPANSION METHOD
    データ処理装置及び命令セット拡張方法 - 特許庁
  • Further, a voltage instruction value (v) is set according to the frequency instruction value (f).
    また、周波数指令値ｆに対応した電圧指令値ｖを設定する。 - 特許庁
  • CONDITIONAL BRANCH INSTRUCTION ENCODING WITHIN MULTIPLE INSTRUCTION SET DATA PROCESSING SYSTEM
    複数の命令セットデータ処理システム内の条件付分岐命令エンコーディング - 特許庁
  • A system instruction decoder 113 decodes a system instruction for specifying an operation mode of the processor, which is included neither in the instruction set A nor in the instruction set B.
    システム命令デコーダ１１３は、命令セットＡ及び命令セットＢの何れにも含まれない、プロセッサの動作モードを指定するシステム命令をデコードする。 - 特許庁
  • REDUCED INSTRUCTION SET COMPUTER MICROPROCESSOR ARCHITECTURE
    縮小命令セット・コンピュータ・マイクロプロセッサーの構造 - 特許庁
  • An instruction conversion table 42 stores the instructions of a second instruction set corresponding to the instructions of a first instruction set.
    命令変換テーブル４２は、第１のインストラクションセットのインストラクションに対応する、第２のインストラクションセットのインストラクションを記憶する。 - 特許庁
  • A plurality of registers available for instruction execution are provided, and a predetermined data transfer instruction is included in an instruction set.
    命令実行に利用可能な複数のレジスタを有し、命令セットに所定のデータ転送命令を含む。 - 特許庁
  • DATA PROCESSING SYSTEM FOR EXECUTING PROCESS IN RESPONSE TO INSTRUCTION IN INSTRUCTION SET AND ITS INSTRUCTION PROCESSING METHOD
    命令セット内の命令に応答してプロセスを実行するデ—タ処理システムおよびその命令処理方法 - 特許庁
  • The bit size of the program instruction words of the second instruction set is smaller than that of the first instruction set and the subset of a register of the first instruction set to be defined as a register operand is used.
    第２命令セットのプログラム命令語のビットサイズは、第１命令セットのそれよりも小さく、レジスタオペランドとして定義される第１命令セットのレジスタのサブセットを用いる。 - 特許庁
  • INSTRUCTION SET CONVERSION DEVICE AND INFORMATION PROCESSING SYSTEM
    命令セット変換装置および情報処理システム - 特許庁
  • MICROPROCESSOR, EMULATOR AND INSTRUCTION SET INTERPRETATION METHOD
    マイクロプロセッサ、エミュレータおよび命令セット解釈方法 - 特許庁
  • MICROPROCESSOR HAVING IMPROVED TYPE INSTRUCTION SET ARCHITECTURE
    改良式命令セットアーキテクチャを有するマイクロプロセッサ - 特許庁
  • STRUCTURE OF REDUCED INSTRUCTION SET COMPUTER TYPE MICROPROCESSOR
    縮小命令セット・コンピュータ・マイクロプロセッサーの構造 - 特許庁
  • The apparatus contains a DSP core (4) that performs computations in accordance with a reduced instruction set (RISC) architecture.
    この装置は、減少した命令セツト（RISC：reduced instruction set）方式に従って計算を行うＤＳＰコア（４）を含む。 - 特許庁
  • METHOD AND DEVICE FOR RE-GENERATING TRACE OF EMULATED INSTRUCTION SET IN EXECUTING INSTRUCTION ON HARDWARE SPECIFIC TO DIFFERENT INSTRUCTION SET FIELD
    異なる命令セットフィールドに固有のハードウエアでの実行時にエミュレートされた命令セットのトレースを再生成するための方法および装置 - 特許庁
  • MULTISCALAR EXPANSION TO SIMD INSTRUCTION SET PROCESSOR
    ＳＩＭＤ命令セットプロセッサに対するマルチスカラ拡張 - 特許庁
  • METHOD FOR VISUALLY PROGRAMMING INSTRUCTION SET FOR PROCESS
    プロセスの命令セットを視覚的にプログラミングする方法 - 特許庁
  • When exceeding the resource, a new rendering instruction set is generated (306), then the rendering instruction is added to the new instruction set to render the present rendering instruction as a background image.
    リソースを越える場合、新しいレンダ命令セットを作成し（３０６）、レンダ命令を新しいレンダ命令セットに追加し、現レンダ命令セットを背景イメージとして描画。 - 特許庁
  • A mode set instruction is decoded to a control signal SE by an instruction decoder 52.
    モード設定命令は命令デコーダ５２によって制御信号ＳＥにデコードされる。 - 特許庁
  • METHOD, APPARATUS, AND SYSTEM FOR INSTRUCTION SET EMULATION
    命令セットのエミュレーションのための方法、装置及びシステム - 特許庁
  • To select a microprocessor for converting an instruction set in an existing format into an inside instruction set suitable for a high speed operation.
    既存フォーマットの命令セットを高速動作に適した内部命令セットに変換するマイクロプロセッサを選択する。 - 特許庁
  • INSTRUCTION SET EXTENSION USING 3-BYTE ESCAPE OPCODE
    ３バイトのエスケープ・オペコードを使用した命令セットの拡張 - 特許庁
  • A method, apparatus and system are disclosed for decoding an instruction in a variable-length instruction set.
    可変長命令セットの命令をデコードするための方法と装置とシステムが開示される。 - 特許庁
  • Whether an execution mode for immediately executing an arithmetic instruction or an execution mode for executing the arithmetic instruction by dividing it across a plurality of instruction execution cycles should be set is set corresponding to the arithmetic instruction, and in processing the arithmetic instruction, the arithmetic instruction is executed according to the set value.
    直ちに実行する実行モードか、または、複数の命令実行サイクルに渡って分割して実行する実行モードかを、演算命令に対して設定しておき、演算命令を処理するとき、その設定値にしたがって演算命令を実行する。 - 特許庁
  • For example, an instruction address whose instruction prefetch timing is detected and the number of times of the execution of a predetermined instruction type are set.
    例えば、命令プリフェッチタイミングを検出すべき命令アドレスや、所定の命令タイプの実行回数が設定される。 - 特許庁
  • A granule is defined to be equal to a minimal-length instruction in the instruction set and the number of granules which constitute a maximal-length instruction in the instruction set is defined as MAX.
    命令セットにおける最短長さの命令に等しくなるようにグラニュールを定義し、命令セットにおいて最長長さの命令を構成するグラニュールの数をＭＡＸに定義する。 - 特許庁
  • DEVICE AND METHOD FOR STORING INSTRUCTION SET INFORMATION
    命令セットの情報を格納するための装置及び方法 - 特許庁
  • A predetermined instruction set and an event cause a trap.
    所定の命令セット及び事象がトラップを生じさせる。 - 特許庁
  • INSTRUCTION SET SIMULATOR GENERATION DEVICE AND SIMULATOR GENERATION METHOD
    命令セット・シミュレータ生成装置及びシミュレータ生成方法 - 特許庁
  • VIRTUAL ARCHITECTURE AND INSTRUCTION SET FOR PARALLEL THREAD COMPUTER
    並列スレッド・コンピューティングの仮想のアーキテクチャ及び命令セット - 特許庁
  • COMMUNICATION BETWEEN INSTRUCTION SET ARCHITECTURE BASE SEQUENCER BY HETEROGENEOUS RESOURCES
    異質なリソースによる命令セットアーキテクチャベースシーケンサ間通信 - 特許庁
  • FAULT TOLERANCE WITH OBJECT SET BY SPECIAL CPU INSTRUCTION
    特殊ＣＰＵ命令による対象を定めたフォールトトレランス - 特許庁
  • A label description language LDL is provided with a variable definition statement capable of setting an initial value, a data set instruction to segment data on a data base and to set it to a variable, a printer control instruction, a format specification instruction, a printing position specification instruction, a printing data set instruction and a printing instruction.
    ラベル記述言語ＬＤＬは、初期値を設定可能な変数定義ステートメントと、データベース上のデータを切り出して変数にセットするデータセット命令と、プリンタ制御命令と、書式指定命令と、印刷位置指定命令と、印刷データセット命令と、印刷命令とを有する。 - 特許庁
  • An instruction set (consisting of an instruction code and a skip condition) fetched to an instruction register 2 is decoded by an instruction decoder, and executed by an execution unit 5.
    命令レジスタ２に取り込んだ命令セット（命令コードおよびスキップ条件ビットからなる）の命令コードを命令デコーダでデコードして、実行ユニット５で実行する。 - 特許庁
  • If judging that the slave set 5 is the searching object, the searcher 6 transmits a searching instruction to the slave set 5.
    探索対象であると判断すれば、その子機５へ探索指令を送る。 - 特許庁
  • An address range of an instruction string stored in an instruction buffer 13 is set in an address table 11.
    アドレステーブル１１に、命令バッファ１３に格納された命令列のアドレス範囲が設定される。 - 特許庁
  • An instruction string includes instructions 310 from a variable-length instruction set and a built-in data 320.
    命令ストリングは、可変長の命令セットおよび組込データ３２０からの命令３１０を含む。 - 特許庁
  • Subsequently, a rendering instruction corresponding to the received object is added to the new instruction set.
    次いで、新しいレンダ命令セットに受信されたオブジェクトに対応するレンダ命令を追加する。 - 特許庁
  • A system instruction execution control part 114 sets the value of an instruction mode register 115 on receiving the decode result of the system instruction decoder 113 decoding an instruction requesting switching of the instruction sets, and an instruction set switching part 112 selects an instruction set to be used on the basis of the value of the instruction mode register 115.
    システム命令実行制御１１４は、命令セットの切り替えを要求する命令をデコードしたシステム命令デコーダ１１３のデコード結果を受けて命令モードレジスタ１１５の値を設定し、命令セット切替部１１２は、命令モードレジスタ１１５の値に基づいて、使用する命令セットを選択する。 - 特許庁
1 2 3 4 5 6 7 8 9 10 11 .... 26 27 次へ＞

例文データの著作権について