「Int」を含む例文一覧(339)

＜前へ 1 2 3 4 5 6 7 次へ＞
  • Thus, when the INT signals from the main board rise, the CPU for the payout control is interrupted and the reception processing of a payout control command is started.
    よって、主基板からのＩＮＴ信号が立ち上がると、払出制御用ＣＰＵに割込がかかり、払出制御コマンドの受信処理が開始される。 - 特許庁
  • When a power source monitoring IC 902 detects the lowering of the power source voltage, interruption is executed in a CPU 56, the contents of each register is transferred to a back-up RAM and, then, an INT flag is set.
    電源電圧の低下にもとづくＩＮＴ処理では、ＣＰＵは、レジスタの内容をバックアップＲＡＭに転送し、ＩＮＴフラグをセットする。 - 特許庁
  • When the INT signal from the main substrate is set to an on-state, an interrupt is applied to the payoff control CPU, and the reception process of a payoff control command is started.
    よって、主基板からのＩＮＴ信号がオン状態になると、払出制御用ＣＰＵに割込がかかり、払出制御コマンドの受信処理が開始される。 - 特許庁
  • The BIOS interface used to read the hard disk during this period (INT 13H, Subfunction 2) allocates 10 bits to the Cylinder Number, 8 bits to the Head Number, and 6 bits to the Sector Number.
    このプロセスの間、ハードディスクを読み込むために使用された BIOS インタフェース (INT13H、Subfunction 2) は、 シリンダ番号へ 10 ビット、ヘッド番号へ 8 ビット、 セクタ番号へ 6ビット割り当てます。 - FreeBSD
  • function converts the initial part of the string in nptr to a long integer value according to the given base, which must be between 2 and 36 inclusive, or be the special value 0.
    関数は、 nptr の文字列の最初の部分を、base を基数として long int に変換する。 この base は 2 から 36 までの値あるいは特別な意味を持つ値 0 でなければならない。 - JM
  • Besidses, various earthenware, such as celadon baked int Shaoxing kiln, ceramics baked in Changsha kiln, porcelain baked in Jingzhou kiln, earthenware produced in the Silla Kingdom and the Goryeo dynasty, blue glazed earthenware and Persian glass from Islamic countries have been excavated.
    他にも紹興窯青磁・長沙窯磁器・荊州窯白磁・新羅高麗産の陶器・イスラム世界の青釉陶器・ペルシアガラスが出土している。 - Wikipedia日英京都関連文書対訳コーパス
  • The microcomputer 10 inputs the A/D converted value in the AD conversion register 4 according to the A/D conversion completion interrupt signal INT to perform engine control.
    マイコン１０は、Ａ／Ｄ変換完了割り込み信号ＩＮＴに基づいて、ＡＤ変換レジスタ４のＡ／Ｄ変換値を取り込んでエンジン制御を実施する。 - 特許庁
  • A semiconductor device has: an inverter 11 that receives an input signal INT and outputs an inverted signal INB; an inverter 12 that receives the inverted signal INB and outputs an internal signal INTT; and an inverter 21 that receives the input signal INT and outputs an internal signal INBB using the inverted signal INB as a power source.
    入力信号ＩＮＴを受けて反転信号ＩＮＢを出力するインバータ１１と、反転信号ＩＮＢを受けて内部信号ＩＮＴＴを出力するインバータ１２と、反転信号ＩＮＢを電源とし、入力信号ＩＮＴを受けて内部信号ＩＮＢＢを出力するインバータ２１と、を備える。 - 特許庁
  • In the distribution, for example, when Tr<T0, the echo signal for each ultrasonic transducer is allocated to either of 8 receiving delay circuits according to an integral value determined by INT[RANK(Td(i))/8].
    この振り分けは、例えば、Ｔｒ＜Ｔ０となる場合には、ＩＮＴ［ＲＡＮＫ（Ｔｄ(i)）／８］で決まる整数値に応じて８つの受信遅延回路に配分する。 - 特許庁
  • When the synchronizing edge signal starts a timer for delay correction and a period of a given delay (INTDELAY==input delay) elapses, an internal synchronizing signal (INT SYNC) where the delay is corrected is generated.
    同期エッジ信号が遅延補正用のタイマを起動して与えられた遅延量（INTDELAY==inputdelay）の期間を経過すると、遅延補正された内部同期信号（INTSYNC）を生成する。 - 特許庁
  • At the input of an interrupt signal INT, FFs 12, 19 are set to start the high-speed clock source 13 and a counter 21 starts counting low-speed clocks LCK.
    割込信号ＩＮＴが入力されると、ＦＦ１２，１９がセットされ、高速クロック源１３が起動されると共に、カウンタ２１で低速クロックＬＣＫのカウントが開始される。 - 特許庁
  • The dished-up plate arranging device cancels a stop of the movement at a time interval INT, thus moving the dished-up plate of which the movement has been stopped, along with the belt conveyor (S13).
    盛付皿配列装置は、移動の停止を時間間隔ＩＮＴで解除することにより、移動が停止されていた盛付皿をベルトコンベアとともに移動させる（Ｓ１３）。 - 特許庁
  • To provide a manufacturing method and manufacturing device capable of reducing an exchange frequency of a molding mold and also capable of manufacturing a glass molded article such as a preform int a high yield.
    成形型の交換頻度を低下でき且つ歩留まり良くプリフォーム等のガラス成形体を製造できる製造方法及び製造装置を提供すること。 - 特許庁
  • Data are exchanged between the position information transmitters 100 and the position monitoring device 200 through a wireless repeater station WRS, the Internet INT and a general public line PN.
    位置情報送信装置１００と位置監視装置２００とのデータのやり取りは、無線中継局ＷＲＳ、インターネットＩＮＴ、一般公衆回線ＰＮを介して行う。 - 特許庁
  • Respective CPU control sections 20, 30 have INT cards 21, 31, Ether cards 22, 32, Ether card control sections 23, 33 and connection processing layer sections 26, 36.
    各ＣＰＵ制御部２０、３０は、ＩＮＴカード２１、３１、Ｅｔｈｅｒカード２２、３２、Ｅｔｈｅｒカード制御部２３、３３および接続処理階層部２６、３６を含んでいる。 - 特許庁
  • All the lamps are made to flash simultaneously when command data for an inspection is supplied with an interrupt signal INT from an inspection device 53 to a lamp control substrate 42.
    割込み信号ＩＮＴと共に検査用コマンドデータを点検装置５３からランプ制御基板４２に供給すると、全てのランプが一斉に点滅するようにした。 - 特許庁
  • A circuit 400 to be used in the device includes a voltage adjuster circuit 402 which provides an internal power supply voltage Vcc-int at an internal power supply node 406.
    半導体装置に使用されるための回路４００は、内部電源ノード４０６において内部電源電圧Ｖｃｃ ｉｎｔを与える電圧調整器回路４０２を含む。 - 特許庁
  • When receiving an interruption request from the instruction generating means 16, the CPU 8 executes the INT instruction held by the storing means 17 to perform interruption processing.
    ＣＰＵ８は、命令生成手段１６からの割込み要求を受け付けたときは、記憶手段１７が保持するＩＮＴ命令を実行して割込み処理を行う。 - 特許庁
  • When receiving an interruption request, the interruption expanding means 12 generates a value (interruption vector number) of an operand part of an INT instruction needed for corresponding interruption processing by an instruction generating mean 16, rewrites the value of an operand part of an INT instruction held by a storing means 17 with the generated value and makes an interruption request to the CPU 8.
    割込み拡張手段１２は、割込み要求を受け付けたときは、対応した割込み処理に必要なＩＮＴ命令のオペランド部の値（割込みベクタ番号）を命令生成手段１６で生成し、この生成した値で記憶手段１７が保持するＩＮＴ命令のオペランド部の値を書き換えると共に、ＣＰＵ８に割込み要求を行う。 - 特許庁
  • The initial value int is a road surface μ when a vehicle with standard tires is traveling on a standard road surface (dry asphalt road surface, etc.), and set to, for example, about "0.7".
    初期値μｉｎｔは、標準タイヤを装着した車両が標準路面（乾燥アスファルト路面等）を走行する際の路面μであり、例えば「０．７」程度に設定されている。 - 特許庁
  • An interruption request control part 7 is provided at the previous stage of an interruption control part 5 for generating an interruption signal INT and transmitting it to a CPU 1 when receiving an interruption signal.
    割り込み要求信号を入力したときに割り込み信号ＩＮＴを発生しＣＰＵ１に送出する割り込み制御部５の前段に、割り込み要求制御部７を設ける。 - 特許庁
  • The digital modulator is characterized in an interpolation means INT that can interpolate a new sample OUT on the basis of an interpolation parameter and a signal derived from the digital signal S(TA).
    それは、補間パラメータと、ディジタル信号Ｓ（ＴＡ）から誘導された信号とに基づいて新しいサンプルＯＵＴを補間することができる補間手段ＩＮＴによって特徴付けられる。 - 特許庁
  • The movable contact member 116 is set on a fixed resistance plate 131 for INT formed on a switch base 130 so as to be slid in accordance with the rotating operation of the rotary knob 112.
    可動接点部材１１６は、スイッチ基板１３０に形成されたＩＮＴ用固定抵抗板１３１に、回転ノブ１１２の回動操作に伴い、スライド動作するように設定されている。 - 特許庁
  • The output of the NAND gate 204 is inputted to the interruption input INT of an MPU 72, and the positive output Q of the D-type flip-flop 205 is inputted to an input port PC of the MPU 72.
    また、ナンドゲート２０４の出力は、ＭＰＵ７２の割込入力ＩＮＴに、Ｄ型フリップフロップ２０５の正出力Ｑは、ＭＰＵ７２の入力ポートＰＣに、入力されている。 - 特許庁
  • When data in the RAM 20 is completely read out, an interruption signal INT is outputted from an I/F 10A, and the clock generation circuit 34 is activated to restart the operation by the CPU 1A.
    ＲＡＭ２０中のデータが読み出されて無くなったときには、Ｉ／Ｆ１０Ａから割込信号ＩＮＴが出力され、クロック生成回路３４が起動されてＣＰＵ１Ａによる動作が再開される。 - 特許庁
  • If the initial value of the timer counter register CLK/TRG2 is set to 1, the register value becomes 0 according to the input of the INT signal, and the interrupt occurs to cause a command receiving process.
    従って、タイマカウンタレジスタＣＬＫ／ＴＲＧ２の初期値を「１」に設定しておけば、ＩＮＴ信号の入力に応じてレジスタ値が０になってコマンド受信処理の契機となる割込が発生する。 - 特許庁
  • Thus, when the microcomputer 2 is in a sleep state (resting state), interruption processing occurs in the microcomputer 2 by input of a signal into the INT terminal, and the sleep state is converted into a normal state.
    これにより、マイコン２がスリープ状態（休止状態）のとき、ＩＮＴ端子に信号が入力されることで、マイコン２では割り込み処理が発生し、スリープ状態から通常状態へとなる。 - 特許庁
  • A disk driver (INT 13 h) of BIOS checks the operation mode of a CPU 11 on which upper program was operating and judges as if it is virtual address mode or real mode (STEP S101, S102).
    ＢＩＯＳのディスクドライバ（ＩＮＴ１３ｈ）は、上位プログラムが動作していたＣＰＵ１１の動作モードをチェックし、仮想アドレスモードであるか、リアルモードであるかを判別する（ステップＳ１０１，Ｓ１０２）。 - 特許庁
  • When the INT signal from the primary board is raised, the specified register value is subtracted one to be zero, and the CPU starts an interruption to start a treatment for receiving a put out control demand.
    よって、主基板からのＩＮＴ信号が立ち上げられると、特定レジスタの値が−１されて０となり、払出制御用ＣＰＵに割込がかかって払出制御コマンドの受信処理が開始される。 - 特許庁
  • The sound data in a memory is read and output from a speaker when command data for the inspection is supplied with an interrupt signal INT from an inspection device 53 to a sound control substrate 43.
    割込み信号ＩＮＴと共に検査用コマンドデータを点検装置５３からサウンド制御基板４３に供給すると、メモリのサウンドデータが読み出されてスピーカから出力されるようにした。 - 特許庁
  • In the case of suppressing sidelobes due to output of an INT antenna 12 through the use of output of an SLS antenna 13, this suppression processing relies not only on each antenna gain of the INT antenna 12 and the SLS antenna 13, but also is executed by controlling the amplification level of a power amplifier 15 at a transmitting power adjustment circuit 16 provided for a transmission system of the SLS antenna 13.
    ＳＬＳアンテナ１３の出力を用いてＩＮＴアンテナ１２の出力によるサイドローブを抑圧する場合に、この抑圧処理をＩＮＴアンテナ１２及びＳＬＳアンテナ１３それぞれのアンテナ利得のみに頼らずに、ＳＬＳアンテナ１３の伝送系に設けられる送信電力調整回路１６にて電力増幅器１５の増幅レベルを制御することで実行するようにしている。 - 特許庁
  • In a test mode in which input/output characteristics of a differential input circuit 10 is tested, the test circuit includes varies at least one of signal levels of an inverting input signal INB and a noninverting input signal INT input to the differential input circuit 10, and reduces a difference between the signal levels of the inverting input signal INB and the noninverting input signal INT more than that in a normal operation.
    本発明によるテスト回路は、差動入力回路１０の入出力特性をテストするテストモード時、差動入力回路１０に入力される反転入力信号ＩＮＢと非反転入力信号ＩＮＴの少なくとも一方の信号レベルを変動させて、反転入力信号ＩＮＢと非反転入力信号ＩＮＴの信号レベルの差を通常動作時よりも小さくする。 - 特許庁
  • When the period indicated by A passes after the data to the put-out control means from the game control means is outputted to the output port, the CPU 56 turns on the INT signal for indicating the output of the data.
    遊技制御手段から払出制御手段に対してデータが出力ポートに出力されてから、Ａで示される期間が経過すると、ＣＰＵ５６は、データ出力を示すためのＩＮＴ信号をオン状態にする。 - 特許庁
  • When a period given by A passes after a data to the payout control means is outputted to an output port from the game control means, a CPU 56 turns on an INT signal for indicating the outputting of the data.
    遊技制御手段から払出制御手段に対してデータが出力ポートに出力されてから、Ａで示される期間が経過すると、ＣＰＵ５６は、データ出力を示すためのＩＮＴ信号をオン状態にする。 - 特許庁
  • An address counter 11 sums up a readout rate of each sound channel, to generate a sample address, a memory address generating part 12 adds an integer part SAi of the sample address and Int[SAi/(p-1)], to generate an memory address MA.
    アドレスカウンタ１１は、各発音チャンネルの読み出しレートを累算して、サンプルアドレスを生成し、メモリアドレス生成部１２は、サンプルアドレスの整数部ＳＡｉとＩｎｔ［ＳＡｉ／（ｐ−１）］を加算して、メモリアドレスＭＡを生成する。 - 特許庁
  • The synchronous outputting part 40 of the slave block 2 holds an interrupt factor signal INT from a function processing part 20 in synchronization with a bus clock BCK and outputs the interrupt factor signal, as a clock permission signal CKE, to a clock control part 30.
    スレーブブロック２の同期出力部４０は、機能処理部２０からの割込要因信号ＩＮＴをバスクロックＢＣＫに同期して保持し、クロック許可信号ＣＫＥとしてクロック制御部３０に出力する。 - 特許庁
  • When a time period indicated by A elapses after data from the game control means to a payout control means are outputted to an output port, a CPU 56 turns INT signals for indicating data output to be in an ON state.
    遊技制御手段から払出制御手段に対してデータが出力ポートに出力されてから、Ａで示される期間が経過すると、ＣＰＵ５６は、データ出力を示すためのＩＮＴ信号をオン状態にする。 - 特許庁
  • The measuring part 42 integrates discharge time of the power storage device when an air conditioner is operated by using power stored in the power storage device, and initializes the integrating result of the parameter values according to an initialization instruction (INT).
    計測部４２は、空調装置が蓄電装置に蓄積された電力を用いて動作する場合に、蓄電装置の放電時間を積算し、初期化指示（ＩＮＴ）に応じて、そのパラメータの値の積算結果を初期化する。 - 特許庁
  • A clock selection part 310 inputs a clock signal from the selected phase synchronizing loop circuit, and when the locking signal LOCK is inputted, outputs the input clock signal as an internal clock signal CLK-INT.
    クロック選択部３１０は、選択された位相同期ループ回路のクロック信号を入力し、ロッキング信号ＬＯＣＫが入力されると入力クロック信号を内部クロック信号ＣＬＫ＿ＩＮＴとして出力する。 - 特許庁
  • The control boards 35, 36 and 43 execute the reading of the common control command forming the control signal by the input of an INT signal and perform predetermined control on the basis of the command.
    そして、前記各制御基板３５，３６，４３では、ＩＮＴ信号の入力によって前記制御信号を構成する共通制御コマンドの読込みを実行し、該コマンドに基づいて所定の制御を実行する。 - 特許庁
  • The second step-down circuit 1b, to which the external power supply electric potential Vdd(ext.) supplied from the external power source of 3.3 V is inputted, supplies the internal power source electric potential Vdd(int.) stepped-down at 1.8 V to the sense amplifiers 4.
    第２の降圧回路１ｂは、３．３Ｖの外部電源から供給される外部電源電位Ｖｄｄ（ｅｘｔ．）を入力し、１．８Ｖに降圧した内部電源電位Ｖｄｄ（ｉｎｔ．）をセンスアンプ４に供給する。 - 特許庁
  • When a wiper combination switch 7 is set in the INT position 7c, an intermittent interval calculation part 11 sets the intermittent interval T1 on the basis of the intermittent interval initial value Tc, and wiper bodies 2a and 2b are operated intermittently with T1.
    ワイパコンビネーションスイッチ７をＩＮＴポジション７ｃにセットすると、間欠時間演算部１１は間欠時間初期値Ｔｏに基づき間欠時間Ｔ１を設定し、この間欠時間Ｔ１でワイパ本体２ａ，２ｂを間欠動作させる。 - 特許庁
  • A degradation calculating part 125, if an interruption signal INT is issued from a timer 124, calculates a degree of battery degradation based on a temperature data and a total electric quantity calculated by integration of current data for a prescribed period.
    タイマ１２４から割込み信号ＩＮＴが発せられた場合、劣化演算部１２５が、温度データと電流データの所定期間における積算により算出した総電気量とに応じて電池劣化度合いを算出する。 - 特許庁
  • When detecting the generation of the interrupt signal INT, a cache load control part 123 issues a load request to a cache control part 122 by using an address associated with the interrupt factor corresponding to the generated interrupt signal.
    キャッシュロード制御部１２３は、割り込み信号ＩＮＴの発生を検出すると、発生した割り込み信号に対応する割り込み要因に関連付けられたアドレスを用いて、キャッシュ制御部１２２にロード要求を発行する。 - 特許庁
  • By turning the front wiper switch FS from 'OFF' to 'INT' position, the transistor TR3 is turned on and a coil 12d of the primary relay 12 is energized, so that a moving contact 12c is connected to a ground side fixed contact 12a.
    フロントワイパスイッチＦＳを「ＯＦＦ」ポジションから「ＩＮＴ」ポジションに設定変更すると、トランジスタＴＲ３がオン作動し、第１リレー１２のコイル１２ｄが励磁されて、可動接点１２ｃが接地側固定接点１２ａに接続される。 - 特許庁
  • The first step-down circuit 1a, to which an external power supply electric potential Vdd(ext.) supplied from an external power supply of 3.3 V is inputted, supplies an internal power supply electric potential Vdd(int.) stepped-down at 1.8 V to bit lines of the memory arrays 5.
    第１の降圧回路１ａは、３．３Ｖの外部電源から供給される外部電源電位Ｖｄｄ（ｅｘｔ．）を入力し、１．８Ｖに降圧した内部電源電位Ｖｄｄ（ｉｎｔ．）をメモリアレイ５のビット線に供給する。 - 特許庁
  • Digital input data pdm_-in are inputted to a subtraction circuit 220, an output sub of the subtraction circuit 220 is inputted to an integration circuit 230, and an output int of the integration circuit 230 is inputted to a threshold processing circuit 240.
    デジタル入力データｐｄｍ＿ｉｎは減算回路２２０に入力され、減算回路２２０の出力ｓｕｂは積分回路２３０に入力され、積分回路２３０の出力ｉｎｔは閾値処理回路２４０に入力される。 - 特許庁
  • Thus, when the INT signals ate outputted, the possibility that the delivery control signals CD0-CD7, display control signals CD0-CD7, lamp control signals CD0-CD7, and voice control signals CD0-CD7 are erroneously changed can be reduced.
    従って、ＩＮＴ信号を出力する際に、誤って払出制御信号ＣＤ０〜ＣＤ７、表示制御信号ＣＤ０〜ＣＤ７、ランプ制御信号ＣＤ０〜ＣＤ７および音声制御信号ＣＤ０〜ＣＤ７を変化させてしまう可能性が低減する。 - 特許庁
  • When the FF 19 is reset with an external interrupt signal INT, supply of the clock signal CKL to the CPU 11 is restarted, and the data evacuated to the external storage device 30 is returned to the RAM 13 with the clock signal CKL for data transfer.
    外部割込信号ＩＮＴによってＦＦ１９がリセットされると、ＣＰＵ１１へのクロック信号ＣＬＫの供給が再開され、外部記憶装置３０に退避したデータがデータ転送用のクロック信号ＣＫＬでＲＡＭ１３に戻される。 - 特許庁
  • In the wireless communication apparatus, a standard complex number sequence is used to determine whether or not an amount of interference from wireless communication performed by using an additional complex number sequence with respect to an MS200 which performs wireless communication is smaller than a predetermined prescribed threshold TH(INT)1.
    基準複素数系列を用いて無線通信を行うＭＳ２００に対する追加複素数系列を用いて行われる無線通信からの干渉量が予め定められた所定の閾値（ＴＨ（ＩＮＴ）１）より小さいか否かを判定する。 - 特許庁
＜前へ 1 2 3 4 5 6 7 次へ＞

例文データの著作権について