「Integrator」を含む例文一覧(1241)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 24 25 次へ＞- OPTICAL INTEGRATOR, ILLUMINATION OPTICAL SYSTEM, EXPOSURE DEVICE, AND EXPOSURE METHOD
オプティカルインテグレータ、照明光学装置、露光装置および露光方法 - 特許庁 - To provide a complex second integrator having the smaller number of operational amplifiers.
より少ない演算増幅器で複素２次積分器を実現する。 - 特許庁 - OPTICAL INTEGRATOR, ILLUMINATION OPTICAL DEVICE, AND DEVICE AND METHOD FOR EXPOSURE
オプティカルインテグレータ、照明光学装置、露光装置および露光方法 - 特許庁 - OPTICAL INTEGRATOR FOR ILLUMINATION SYSTEM OF MICROLITHOGRAPHIC PROJECTION EXPOSURE APPARATUS
マイクロリソグラフィ投影露光装置の照明システム用の光結合器 - 特許庁 - The holding mechanism for the rod integrator is equipped with a holding body for holding the rod integrator, and a supporting body for supporting the holding body.
ロッドインテグレータの保持機構は、前記ロッドインテグレータを保持するための保持体と、前記保持体を支持するための支持体とを備える。 - 特許庁 - An integrator spacially uniformizes the light from a light source and is made into such structure that it can be replaced with another integrator different in opening form.
光源からの光を空間的に均一にするインテグレータを開口形状の異なる他のインテグレータと交換可能な構造にする。 - 特許庁 - This wavefront splitting optical integrator (8) includes a first optical member (8a) and a second optical integrator (8b) arranged sequentially from the light incident side.
光の入射側から順に第１光学部材（８ａ）と第２光学部材（８ｂ）とを備えた波面分割型のオプティカルインテグレータ（８）。 - 特許庁 - The loop circuit 10 comprises an integrator 12 and another circuit 32.
ループ回路１０は、積分器１２と他の回路３２とで構成される。 - 特許庁 - The current controller incorporates an integrator connected to its output.
電流制御装置は、その出力に接続された積分器を持つ。 - 特許庁 - ROD INTEGRATOR, ILLUMINATION DEVICE, AND PROJECTION-TYPE IMAGE DISPLAY DEVICE
ロッドインテグレータ及び照明装置及び投写型映像表示装置 - 特許庁 - Otherwise, even when the incident position to the first rod integrator 44 is shifted, the laser light B uniformized to a certain degree by the first rod integrator 44 enters the second rod integrator 48, which results in less changes in the uniformity of the laser light B emitted from the second rod integrator 48.
また、第１ロッドインテグレータ４４へ入射する位置がずれても、第１ロッドインテグレータ４４によって、ある程度均一化されたレーザ光Ｂが、第２ロッドインテグレータ４８が入射されるので、第２ロッドインテグレータ４８から出射されるレーザ光Ｂの均一度の変化が少ない。 - 特許庁 - The ΔΣ modulation circuit has: a first integrator and a second integrator connected in series; a quantizer connected to an output of the second integrator; a delay device arranged in a feedback path from the output of the quantizer to the input of the first and the second integrator.
ΔΣ変調回路は、直列に接続された第１積分器および第２積分器と、第２積分器の出力に接続される量子化器と、量子化器の出力から第１および第２積分器の入力へのフィードバック経路に配置された遅延器を有する。 - 特許庁 - The rod integrator protection structure 30 has: a rod integrator protection barrel 40 having aperture parts front and rear and housing the rod integrator 31 inside; and a light shielding plate 50 having an aperture part and arranged at a position opposed to the aperture part on the light entering part side of the rod integrator protection barrel 40 while leaving a predetermined gap in between.
ロッドインテグレータ保護構造３０は、ロッドインテグレータ３１を内部に収納し、前後に開口部を有するロッドインテグレータ保護筒４０と、その入光部側の開口部に対向する位置に所定の間隙を隔てて配置される、開口部を有する遮光板５０とを有する。 - 特許庁 - A projection type display device and a direct-view display device comprise a polarization separation element 30 preceding an integrator 40 and a retardation plate array 50 following the integrator 40.
インテグレータ４０の前段に偏光分離素子３０が設けられ、インテグレータ４０の後段に位相差板アレイ５０が設けられている。 - 特許庁 - HYBRID INTEGRATOR, ILLUMINATION OPTICAL SYSTEM, AND PROJECTION TYPE PICTURE DISPLAY DEVICE
ハイブリッドインテグレータ、照明光学系および投写型画像表示装置 - 特許庁 - Five sets each comprising a multiplier and an integrator, a0,1, a1,2,..., a4,5 are connected in series.
乗算器ａ０〜積分器１〜５の組を５つ直列接続する。 - 特許庁 - A reflector 7 is arranged between a light source part 5 and a rod integrator 8.
光源部５とロッドインテグレータ８との間に、反射板７を配置する。 - 特許庁 - One side of the first optical integrator is disposed in non-parallel to two adjacent sides of cross sections of the second optical integrator.
第１オプティカルインテグレータの断面の一辺は、第２オプティカルインテグレータの断面の隣り合う２つの辺に対して非平行に配置されている。 - 特許庁 - Accordingly, addition and subtraction between the integrator (10) and an estimating integrator (11) do not occur, the ringing is suppressed, and the settling time is shortened.
これにより、積分器（１０）と予測積分器（１１）の間の足し引きが発生せず、リンギングが抑制され、セトリング時間の短縮が図られる。 - 特許庁 - The luminous flux from a light source 110 is made incident on an integrator mirror 117.
光源１１０からの光束は、インテグレータミラー１１７に入射する。 - 特許庁 - The generation means includes an integrator rod 16, and a light emergent surface 16b of the integrator rod is arranged in a surface conjugate with the surface to be irradiated.
生成手段は、インテグレータロッド１６を含み、該インテグレータロッドの光出射面１６ｂが前記被照射面と共役な面に配置される。 - 特許庁 - The unevenness of color is surely eliminated by a rod integrator 15.
また、ロッドインテグレータ１５で、確実に色むらを除去することができる。 - 特許庁 - The integrator 21 outputs an integral signal having integrated the differential signal.
積分器２１は、差分信号を積分した積分信号を出力する。 - 特許庁 - An integrator 108 integrates the operated correlation quantity with the guard period.
積分器１０８は、演算された相関量をガード期間で積分する。 - 特許庁 - OPTICAL INTEGRATOR, ILLUMINATION OPTICAL SYSTEM, EXPOSURE APPARATUS, AND DEVICE MANUFACTURING METHOD
オプティカルインテグレータ、照明光学系、露光装置、およびデバイス製造方法 - 特許庁 - The beat signal is integrated by an integrator 7, and the integrated value, acquired from the integrator 7, is used to detect the information about the free space.
ビート信号は積分器７により積分され、積分器７から得られる積分値を用いて前記空間に関する情報が検出される。 - 特許庁 - The integrator integrates a read-out current detected via a sensing part.
積分器は、センシング部から検出されたリードアウト電流を積分する。 - 特許庁 - Then, the controller 4 takes out the integrated output from the second integrator 14 of the integrator of the input side of the 6th modulator 3.
そこで、制御部４は、６次のΔΣ変調器３の入力側の積分器である第２積分器１４からの積分出力を取り出す。 - 特許庁 - The scanning charged particle microscope performs the analog integration of the detection signal with an analog integrator 7; if output of the analog integrator 7 exceeds a specified value, converts the output to a digital value with an A/D converter 8; and performs the digital integration of the digital value with a digital integrator 9.
検出信号をアナログ積分器7でアナログ積分し、アナログ積分器7の出力が指定した値を越えたらA/D変換器8でディジタル値に変換し、そのディジタル値をディジタル積分器9でディジタル積分する。 - 特許庁 - Light rays emitted from at least two points of each lens part of the first integrator and passed through the center of the lens part of the second integrator corresponding to the lens part of the first integrator are made nonparallel and enter the image forming element.
第１インテグレータの各レンズ部における少なくとも２点から射出して該レンズ部に対応する第２インテグレータのレンズ部の中心を通る光線が、互いに非平行となって画像形成素子に入射する。 - 特許庁 - FLY-EYE INTEGRATOR, ILLUMINATING DEVICE AND PROJECTION TYPE DISPLAY DEVICE USING THE SAME
フライアイインテグレータ，それを用いた照明装置並びに投射型表示装置 - 特許庁 - MANUFACTURING METHOD OF OPTICAL ELEMENT, OPTICAL ELEMENT, MANUFACTURING METHOD OF FLY-EYE INTEGRATOR, THE FLY-EYE INTEGRATOR, ILLUMINATION DEVICE FOR PROJECTION/EXPOSURE DEVICE, AND PROJECTION/EXPOSURE DEVICE
光学素子の製造方法、光学素子、フライアイインテグレータの製造方法、フライアイインテグレータ、投影露光装置の照明装置、及び投影露光装置 - 特許庁 - OPTICAL INTEGRATOR, ILLUMINATION OPTICAL SYSTEM, EXPOSURE DEVICE, AND METHOD OF MANUFACTURING DEVICE
オプティカルインテグレータ、照明光学装置、露光装置、およびデバイス製造方法 - 特許庁 - Further, reference potential inputted to the integrator in discharging is to be variable.
更には、放電時に積分器に入力する参照電位を可変とする。 - 特許庁 - To decrease changes in the uniformity of illumination light emitted from a rod integrator, even if the incident position of the illumination light entering the rod integrator is misaligned.
ロッドインテグレータへ入射される照明光の入射位置がずれても、ロッドインテグレータから出射される照明光の均一度の変化を少なくする。 - 特許庁 - The polarizing prism is arranged on the inner side or outer side of each integrator lens.
各インテグレータレンズ群の内側または外側に偏光プリズムを配置する。 - 特許庁 - The rod integrator is supported by pressing a screw 362a through the supporter 361a in a diagonal direction of the rod integrator 300 as shown by an arrow P1.
矢印Ｐ１に示すように、ロッドインテグレータ３００の対角線方向に、支持具３６１ａを介して、ねじ３６２ａを押圧することで支持を行う。 - 特許庁 - Each rod integrator has a tapered rod part 12 and an extension rod part 13.
前記ロッドインテグレータは、テーパロッド部１２と、延長ロッド部１３とから成る。 - 特許庁 - POSITION ADJUSTING MECHANISM FOR INTEGRATOR LENS AND PROJECTOR USING THE MECHANISM
インテグレータレンズの位置調整機構及び該位置調整機構を用いたプロジェクタ - 特許庁 - A rod integrator 4 is disposed so that the range in which a main quantity of light emitted from the light emitting element 2 overlaps the input end face of a rod integrator 4.
ロッドインテグレータ４は発光素子２の主たる光量を出射する範囲がロッドインテグレータ４の入力端面に重なるように設けられている。 - 特許庁 - A divider 8 sets an area to perform integration in the integrator 9.
分割器８は、積分を実行する領域を積分器９に設定する。 - 特許庁 - The battery protection circuit includes a monitoring circuit, an integrator circuit and a comparator.
電池保護回路は、監視回路、積分器回路、および比較器を含んでいる。 - 特許庁 - The integrator circuit provides an integrator output to a controller to generate a digital output, which is in a digital output range representing the analog input range.
積分器回路は、コントローラへ積分器出力を供給してアナログ入力レンジを表すデジタル出力レンジ内でデジタル出力を発生させる。 - 特許庁 - The tuning integrator includes at least one transconductor and a capacitor.
同調用積分器は、少なくとも１つのトランスコンダクタ、及びコンデンサを備える。 - 特許庁 - A mapping circuit is coupled to the integrator circuit of the delta-sigma converter to map the analog input range of the integrator to the analog output range of the sensor.
マッピング回路は、デルタ・シグマ変換器の積分器回路に接続され、センサのアナログ出力レンジに対する積分器のアナログ入力レンジのマッピングをする。 - 特許庁 - The user terminal 2 accesses the system integrator server 3 via a network 5.
ユーザ端末２は、ネットワーク５を介してＳＩ業者サーバ３に接続する。 - 特許庁 - An integrator rod (22) makes the spatial energy distribution of illumination light uniform.
インテグレータロッド(22)は照明光の空間的なエネルギー分布を均一化する。 - 特許庁 - By having a Reset signal enter an integrator, integration amount is adjusted.
リセット（Reset）信号が積分器に入ることにより、積分量が調整される。 - 特許庁 - The value is integrated by an integrator 11 and returned to an operation amplifier 3.
この値を積分器１１で積分して演算増幅器３に帰還する。 - 特許庁 - A control loop 400 is coupled to the integrator U1 for controlling an integrator input bias current IT, to generate the signals P at predetermined time intervals.
制御ループ４００は積分器Ｕ１に結合され、積分器の入力バイアス電流ＩＴを制御し、所定の時間間隔で信号Ｐを生成する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
