「Internal Clock」を含む例文一覧(900)

1 2 3 4 5 6 7 8 9 10 11 .... 17 18 次へ＞
  • INTERNAL CLOCK DRIVER CIRCUIT
    内部クロックドライバ回路 - 特許庁
  • INTERNAL CLOCK GENERATION CIRCUIT
    内部クロック発生回路 - 特許庁
  • The internal clock generator receives an external clock and generates an internal clock.
    内部クロック発生器は外部クロックを受信して内部クロックを発生する。 - 特許庁
  • INTERNAL CLOCK SIGNAL GENERATING CIRCUIT
    内部クロック信号発生回路 - 特許庁
  • external/internal clock synchronization algorithm
    外部／内部クロック同期アルゴリズム - コンピューター用語辞典
  • The internal clock runs faster than the system clock.
    内部クロックはシステムクロックより速く動作する - 研究社 英和コンピューター用語辞典
  • CLOCK SUPPLY METHOD TO INTERNAL CIRCUIT AND CLOCK SUPPLY CIRCUIT
    内部回路へのクロック供給方法およびクロック供給回路 - 特許庁
  • An internal clock signal generation circuit 20 generates internal clock signals clk-in based on the internal clock activation signals cke-c and the system clock CLK.
    内部クロック信号生成回路２０は、内部クロック活性化信号ｃｋｅ＿ｃおよびシステムクロックＣＬＫに基づいて、内部クロック信号ｃｌｋ＿ｉｎを生成する。 - 特許庁
  • INTERNAL CLOCK SIGNAL GENERATING CIRCUIT AND METHOD
    内部クロック信号発生回路及び方法 - 特許庁
  • An N counter clock generating section 102 receives a given N value and an internal clock, performs switching to a 1/N frequency division clock the internal clock or a 1/(N+1) frequency division clock of the internal clock on the basis of an N value control signal and outputs the switched clock as the clock B.
    Ｎカウンタクロック生成部１０２は、与えられたＮ値と内部クロックを入力とし、Ｎ値制御信号に基づいて、内部クロックの１／Ｎ分周クロックと１／（Ｎ＋１）分周クロックとを切り替えてクロックＢとして出力する。 - 特許庁
  • To provide a circuit for generating a clock which decreases clock cycles required for phase locking between an internal clock signal and an external clock signal.
    内部クロック信号が外部クロック信号に位相同期するまでに要するクロックサイクル数を低減する。 - 特許庁
  • The 2nd internal clock generating circuit 16 detects the phase difference between the 1st and 2nd external clock signals CLK and /CLK and a variable delay circuit 30 adds a delay quantity corresponding to the phase difference to the 1st internal clock signal CLK1 to generate the 2nd internal clock signal /CLK1.
    本発明のクロック発生回路は、相補な第１及び第２の外部クロック信号と同期する第１及び第２の内部クロック信号を生成する。 - 特許庁
  • One of internal clock systems 1 and 2 is selected by a switch S1 or S2, generating an internal clock from an external clock CLK.
    内部クロック系１、２は、スイッチＳ１、Ｓ２により一方が選択され、外部クロックＣＬＫから内部クロックを発生する。 - 特許庁
  • INTERNAL CLOCK SIGNAL GENERATION CIRCUIT, PHASE COMPARATOR, AND METHOD FOR TESTING INTERNAL CLOCK SIGNAL GENERATION CIRCUIT
    内部クロック信号発生回路、位相比較器、および内部クロック信号発生回路の試験方法 - 特許庁
  • Our brains have an internal clock, a sense of time.
    脳には時間の感覚がある 体内時計だ - 映画・海外ドラマ英語字幕翻訳辞書
  • The PLL 12 produces the internal clock signal by multiplying the clock signal.
    ＰＬＬ１２は、クロック信号を逓倍して内部クロック信号を生成する。 - 特許庁
  • A feedback clock is generated by delaying the internal clock in a delay model part.
    内部クロックを遅延モデル部で遅延させてフィードバッククロックを生成する。 - 特許庁
  • INCREASE OF INTERNAL CLOCK FOR SHORTENING TESTING TIME
    テスト時間短縮のための内部クロックの増大 - 特許庁
  • INTEGRATED CIRCUIT EQUIPPED WITH PROGRAMMABLE INTERNAL CLOCK
    プログラム可能な内部クロックを備える集積回路 - 特許庁
  • An internal clock signal is counted by a counter.
    また、内部クロック信号がカウンタにてカウントされる。 - 特許庁
  • The clock control 26 sets an internal clock of the CPU 24 on the basis of the received clock data, to make the clock down.
    クロック制御回路２６は、受信したクロックデータに基づいてＣＰＵ２４の内部クロックを設定し、クロックをダウンさせる。 - 特許庁
  • The internal clock generating circuit 150 stops generation of an internal clock signal for a fixed period conforming to timing at which the signal level of an internal clock enable-signal is varied.
    内部クロック発生回路１５０は、内部クロックイネーブル信号の信号レベルが変化するタイミングから一定期間内部クロック信号の発生を停止する。 - 特許庁
  • INTERNAL CLOCK GENERATING CIRCUIT AND INTERNAL CLOCK GENERATING METHOD FOR SYNCHRONOUS SEMICONDUCTOR MEMORY DEVICE, AND SYNCHRONOUS SEMICONDUCTOR MEMORY DEVICE HAVING THE INTERNAL CLOCK GENERATING CIRCUIT
    同期型半導体メモリデバイス用の内部クロック発生回路及び内部クロック発生方法と、該内部クロック発生回路を有する同期型半導体メモリデバイス - 特許庁
  • An internal clock generator, a clock regulating portion, and a data output buffer are provided.
    内部クロック発生器、クロック調節部及びデータ出力バッファを備える。 - 特許庁
  • To synchronize highly accurately an internal clock to an external clock for any clock cycle after an internal clock is started to output.
    内部クロックの出力が開始された後は如何なるサイクルにおいても、外部クロックに対して内部クロックを高精度に同期させることを特徴とする。 - 特許庁
  • An internal clock generating circuit (3) generates internal clock signals (CLKP, CLKN, CLK) at double the speed of an external clock signal in a test mode.
    内部クロック発生回路（３）は、テストモード時においては、外部クロック信号の２倍の速度で内部クロック信号（ＣＬＫＰ，ＣＬＫＮ，ＣＬＫ）を生成する。 - 特許庁
  • INTERNAL OPERATION CLOCK GENERATION CIRCUIT PROVIDED WITH TEST FUNCTION
    テスト機能を備えた内部動作クロック生成回路 - 特許庁
  • INTERNAL CLOCK TIME AUTOMATIC CORRECTION METHOD, SYSTEM, AND INTERNAL CLOCK TIME SETTING MECHANISM OF TERMINAL DEVICE
    端末装置の内蔵時計時刻自動修正方法及びシステム並びに内蔵時計時刻設定機構 - 特許庁
  • A time measured by an internal clock is set as an internal time (S505).
    内部クロックにより計測した時間を内部時計に設定する（Ｓ５０５）。 - 特許庁
  • A corresponding digital bit to express an internal clock cycle is generated in response to each cycle of the internal clock and the digital bit is outputted to the emulation controller as output clock speed different from clock speed of the internal clock.
    内部クロックの各サイクルに応答して、内部クロックサイクルを表す、対応するデジタルビットが生成され、該デジタルビットは、内部クロックのクロック速度とは異なる出力クロック速度として、エミュレーションコントローラへ出力される。 - 特許庁
  • METHOD AND CIRCUIT FOR GENERATING INTERNAL CLOCK
    内部クロック発生方法及び内部クロック発生回路 - 特許庁
  • This microprocessor operates at an internal clock speed of 133 MHz.
    このマイクロプロセッサーは内部クロックスピード 133 MHz で動作する - 研究社 英和コンピューター用語辞典
  • A clock signal generating circuit 100 of a semiconductor memory comprises a CLK buffer 110 receiving an external clock signal and generating an internal reference signal, an internal clock enable-signal generating circuit 130 receiving an external clock enable-signal and generating an internal clock enable-signal, and an internal clock signal generating circuit 150 generating an internal clock signal in accordance with the internal reference signal and the internal clock enable-signal.
    本発明の半導体記憶装置のクロック信号発生回路１００は、外部クロック信号を受けて内部基準信号を発生するＣＬＫバッファ１１０と、外部クロックイネーブル信号を受けて、内部クロックイネーブル信号を発生する内部クロックイネーブル信号発生回路１３０と、内部基準信号と内部クロックイネーブル信号とに応じて、内部クロック信号を発生する内部クロック信号発生回路１５０とを含む。 - 特許庁
  • Each of plural receivers 22 has an internal clock.
    複数の受信機２２のそれぞれが、内部クロックを有する。 - 特許庁
  • Thus, the jitter of the internal clock signal is decreased.
    これによって、内部クロック信号のジッタが減少される。 - 特許庁
  • SEMICONDUCTOR MEMORY DEVICE EQUIPPED WITH INTERNAL CLOCK GENERATING CIRCUIT
    内部クロック発生回路を備えた半導体記憶装置 - 特許庁
  • METHOD AND APPARATUS FOR GENERATING INTERNAL CLOCK SIGNAL THAT IS SYNCHRONIZED TO EXTERNAL CLOCK SIGNAL
    外部クロック信号に同期する内部クロック信号を発生する方法および装置 - 特許庁
  • The internal clock generating section 2 outputs an internal clock signal CLK of which synchronism for an external clock signal CLK0 is controlled based on the external clock signal CLK0.
    内部クロック発生部２は、外部クロック信号ＣＬＫ０に基づいて、外部クロック信号ＣＬＫ０に対して同期制御された内部クロック信号ＣＬＫを出力する。 - 特許庁
  • To provide a clock synchronization circuit that accurately synchronizes an external clock signal with an internal clock signal and adjusts the duty cycle of the internal clock signal up to 50%.
    外部クロック信号と内部クロック信号とを正確に同期させ、内部クロック信号のデューティーサイクルを５０％にすることができるクロック同期回路を提供すること。 - 特許庁
  • An internal clock oscillation unit 111 oscillates an internal clock signal based on an accurate reference clock signal generated by an accurate oscillator 121.
    高精度発振器１２１が発生する高精度なリファレンスクロック信号に基づいて、内部クロック発振部１１１が内部クロック信号を発振する。 - 特許庁
  • The initial stage circuit receives an external CLK and generates an internal clock ICLK, the timing control circuit selects one side of delay signals in which an internal clock ICLK' and an internal clock are delayed as an internal clock ICLK and outputs it, and the internal clock FICLK is generated by selecting one side of a signal generated by the synchronizing circuit and the internal clock ICLK' and outputting it.
    初段回路は外部CLKを受け取り内部クロックICLK'を生成し、タイミング制御回路は内部クロックICKLとして内部クロックICLK'及び内部クロックを遅延した遅延信号の一方を選択出力し、内部クロックFICLKは、同期回路により生成された信号及び内部クロックICLK'の一方を選択出力することにより生成される。 - 特許庁
  • The clock generation circuit for generating an internal clock signal with which an external clock signal is synchronized, is disclosed.
    ここには外部クロック信号が同期した内部クロック信号を発生するクロック発生回路が開示されている。 - 特許庁
  • To generate an internal clock by using an on-chip PLL circuit even though an external clock is stopped.
    外部クロックが停止されてもオンチップのＰＬＬ回路を用いて内部クロックを生成する。 - 特許庁
  • ELECTRONIC APPARATUS AND CLOCK FREQUENCY CORRECTION METHOD OF INTERNAL TIMEPIECE
    電子機器及び内部時計のクロック周波数補正方法 - 特許庁
  • Synchronization is performed by internal clock signals, and all internal clock signals are generated from a single delay feedback loop.
    同期化は内部クロック信号によって実行され、内部クロック信号全部が単一の遅延フィードバックループから生成される。 - 特許庁
  • The produced internal clock signal is distributed through a buffer 13 to macro cells each requiring the internal clock signal.
    生成された内部クロック信号は、バッファ１３を介して内部クロック信号を必要とする各マクロセルに分配される。 - 特許庁
  • INTERNAL CLOCK SIGNAL GENERATION CIRCUIT AND SYNCHRONIZATION TYPE DRAM DEVICE
    内部クロック信号発生回路及び同期式ＤＲＡＭ装置 - 特許庁
  • When the reference clock signal is not synchronized with one of delayed clock signals, a clock driving circuit outputs the delayed asynchronous clock signal as the internal clock signal.
    クロック駆動回路は基準クロック信号が遅延クロック信号のうち一つと同期しない時に、遅延された非同期クロック信号を内部クロック信号として出力する。 - 特許庁
  • The circuit generates an internal clock signal from an internal clock generation part to reflect the change of the external clock only when predetermined conditions are satisfied.
    テストモード進入回路は、内部クロック発生部から所定条件が満たされる場合にのみ外部クロックの変化を反映する内部クロック信号を発生させる。 - 特許庁
  • This clock processing circuit 22 generates an internal clock to be used by the CPU 2 based on a clock signal supplied from a clock oscillator 3.
    このクロック処理回路２２は、クロック発振器３から供給されるクロック信号に基づき、ＣＰＵ２で使用する内部クロックを発生する。 - 特許庁
1 2 3 4 5 6 7 8 9 10 11 .... 17 18 次へ＞

例文データの著作権について