「Level shift」を含む例文一覧(1091)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 21 22 次へ＞- This level shift circuit 1 is equipped with: a level shift part 10 for inputting an input signal V_IN at a high voltage level from a battery; a clamp part 20 for limiting a medium signal Vm of the level shift part 10 equal to or below a certain value; and an output buffer part 30 for outputting the medium signal at a lower voltage CMOS level.
レベルシフト回路１は、バッテリからの高電圧レベルの入力信号Ｖ_ＩＮを入力するレベルシフト部１０と、レベルシフト部１０の中間信号Ｖｍを一定以下に制限するクランプ部２０と、中間信号をより低電圧のＣＭＯＳレベルで出力する出力バッファ部３０とを備える。 - 特許庁 - When the temperature of the battery 7 is less than a first prescribed temperature or equal to or more than a second prescribed temperature, an ECU 8 sets the shift level of the first shift group to an intermediate level (for example, third gear 24a), and controls the vehicle to travel in the intermediate level of the second shift group adjacent to the intermediate level.
ＥＣＵ８は、バッテリ７の温度が第１の所定温度未満のとき又は第２の所定温度以上のときには、第１の変速群の変速段を中間段（例えば、３速ギヤ２４ａ）とし、この中間段と隣り合う第２の変速群の中間段で走行するように制御する。 - 特許庁 - To obtain a level shift circuit in which high speed level shift operation can be ensured even for an input signal having the power supply voltage of a low voltage system power supply which is set still lower.
レベルシフト回路において、一層低く設定された低電圧系電源の電源電圧を持つ入力信号であっても、高速なレベルシフト動作を可能にする。 - 特許庁 - Thereby, a consumption current is reduced when the level shift circuit is converted, the latch device using a transistor with a shorter channel is realized, thus a level shift circuit area is reduced.
これにより、レベルシフト回路を変換する時の消耗電流を減らし、通路の短いトランジスタを使用したラッチ装置を実現し、レベルシフト回路面積を縮小する。 - 特許庁 - The product of currents running through a resistance 32 and a resistance value R32 of the resistance 32 is controlled so that the level shift voltage of a level shift stage 30 can be controlled.
抵抗３２を流れる電流と該抵抗３２の抵抗値Ｒ３２との積を制御することにより、このレベルシフト段３０のレベルシフト電圧を制御できる。 - 特許庁 - The output terminals of single-value level shift circuits 11a and 11b which have mutually different conductivity types are connected into the output terminal Vout of a bipolar voltage level shift circuit 17.
互いに導電型が異なる１値レベルシフト回路１１ａと１１ｂとの出力端子同士を接続し両極電圧レベルシフト回路１７の出力端子Ｖout とする。 - 特許庁 - A level shift circuit 14 shifts input voltage V0 to a low potential side only by Vt1, and a level shift circuit 15 shifts the input voltage V0 to a high potential side only by Vt2.
レベルシフト回路１４は、入力電圧Ｖ０をＶt1だけ低電位側にシフトし、レベルシフト回路１５は、入力電圧Ｖ０をＶt2だけ高電位側にシフトする。 - 特許庁 - By making the setting value adjustable to adjust an output driving capability of the level shift circuit, a conversion rate of the level shift circuit can be accelerated.
前記設定値は調節可能とし、レベルシフト回路の出力駆動能力を調整することにより、前記レベルシフト回路の変換速度を加速させることができる。 - 特許庁 - To provide a level shift circuit that reduces standby current in the level shift circuit provided in a latter stage of a word-line driver circuit, and a semiconductor storage device using the circuit.
本発明は、ワード線ドライバ回路の後段に設けたレベルシフト回路のスタンバイ電流を削減するレベルシフト回路とこれを用いた半導体記憶装置を提供する。 - 特許庁 - A level shift circuit 15 of a switching control circuit 1 which outputs a signal to a gate terminal of an antenna switch transistor to be used for changing over an antenna switch includes a level shift latch.
アンテナスイッチの切り替えに用いるアンテナスイッチトランジスタのゲート端子に信号を出力するスイッチング制御回路１のレベルシフト回路１５がレベルシフトラッチを有する。 - 特許庁 - To provide a power converter which prevents a level shift circuit from being malfunctioned by eliminating an effect of a floating inductance component on the level shift circuit, using a simple circuit configuration.
簡単な回路構成でレベルシフト回路に対する浮遊インダクタンス成分の影響を排除でき、レベルシフト回路の誤動作等を防止できる電力変換装置を提供する。 - 特許庁 - The one level shift clock signal is given to a gate of a MOS transistor and the other level shift clock signal is given to the source, and the well bias voltage is obtained from the drain.
一方のレベル・シフト・クロック信号をＭＯＳトランジスタのゲートに接続し、このソースには他方のレベル・シフト・クロック信号を接続し、残りのドレインからウェル・バイアス電圧を得る。 - 特許庁 - The level shift circuit 8 shuts of a current from an output terminal 4 to the level shift circuit 8 when a prescribed time elapses after the high-side transistor 13 is turned off.
レベルシフト回路８は、ハイサイドトランジスタ１３をオフさせてから所定時間経過後に、出力端子４からレベルシフト回路８への電流径路を遮断状態にする。 - 特許庁 - After that, the output of a level shift circuit 6 is inputted to a 2nd integrator 7, and the level shift amount is adjusted so that this output becomes zero to keep the convergent value.
その後、レベルシフト回路６の出力を第２の積分器７に入力し、この出力が零になるようにレベルシフト量を調整し、収束値を保持する。 - 特許庁 - To suppress the occurrence of a through current in a level shift circuit of CMOS constitution.
ＣＭＯＳ構成のレベルシフト回路における貫通電流の発生を抑止する。 - 特許庁 - To provide a level shift circuit which can lower power consumption and improve speed.
消費電力低下および速度向上が可能なレベルシフト回路を提供する。 - 特許庁 - A ground voltage is regarded as ground voltages of the level shift circuit and the tri-state buffer circuit.
接地電圧はレベルシフト回路及びトライステートバッファ回路の接地電圧とされる。 - 特許庁 - To provide a level shift circuit of low power consumption and with excellent output responsiveness.
低消費電力かつ出力応答性に優れたレベルシフト回路を提供する。 - 特許庁 - To provide a semiconductor integrated device with a high-speed operating level shift circuit.
高速で動作するレベルシフト回路を有する半導体集積装置を提供する。 - 特許庁 - SCAN DRIVER WITH LOW-VOLTAGE INPUT, SCAN DRIVE SYSTEM, AND VOLTAGE LEVEL SHIFT CIRCUIT THEREOF
低電圧入力のスキャンドライバ、走査駆動システム及びその電圧レベルシフト回路 - 特許庁 - To provide a level shift circuit capable of realizing a high speed operation and small power consumption.
高速動作、低消費電力化が実現できるレベルシフト回路を提供する。 - 特許庁 - To provide a level shift circuit that can suppress a malfunction when a supply voltage drops to an insufficient level.
電源電圧が低電圧化したときの動作不良の発生を抑制することのできるレベルシフト回路を提供する。 - 特許庁 - When shifting from an estimate phase to a level shift phase, output of an operational amplifier AM is reset to the level of a common voltage.
エスティメートフェーズからレベルシフトフェーズに移行する際、演算増幅器ＡＭの出力をコモン電圧のレベルにリセットする。 - 特許庁 - A level shift section 240 comprises a level conversion section 241, a transition time prolonging section 243, and a discharge section 247.
レベルシフト部２４０は，レベル変換部２４１，遷移時間延長部２４３，及び放電部２４７から構成されている。 - 特許庁 - To provide a level shift circuit that is operable at a high speed with low power consumption without adopting a latch structure for level conversion.
レベルシフト回路において、レベル変換にラッチ構造を採用せずに、低消費電力で且つ高速に動作させる。 - 特許庁 - The level shift circuit of this invention is provided with a level shifter that converts a signal with a low voltage into a signal with a high voltage.
本発明のレベルシフト回路は、低電圧の信号を高電圧の信号に変換するレベルシフタを備えている。 - 特許庁 - To fix an output at a low level or at a high level without separating a level shift circuit from a power supply voltage when a power supply on a low voltage side is shut down.
低電圧側の電源が遮断された時にレベルシフト回路を電源電圧と切り離すことなくロウレベルまたはハイレベルに出力を固定する。 - 特許庁 - To show predetermined operation procedure to an operator according to an operator level, a request reliability level, and a shift operator level.
作業者に対して、作業者レベル、要求信頼性レベル、またはシフト作業者レベルに応じて予め定めた作業手順を示すことができるようにする。 - 特許庁 - During this time, a signal C generated from the signals A and B becomes H level, and a signal C3 output from a simple level shift portion 40 changes to H level (VDD2), turning on NMOS 55.
この間、信号A,Bから生成された信号Ｃは、Ｈになり、簡易レベルシフト部４０から出力された信号C3がＨ（VDD2)へと変化し、NMOS５５がオンする。 - 特許庁 - To prevent a malfunction of a next-stage circuit, even when both two input signals are turned to low level, by fixing an output signal of a level shift circuit at a specific level.
２つの入力信号が共にローレベルとなっても、レベルシフト回路の出力信号を特定のレベルに固定して、次段の回路の誤動作を防止する。 - 特許庁 - To provide a level shift circuit capable of outputting a voltage shifted from an input voltage as much as the shift voltage even when the received input voltage is negative.
入力電圧が負電圧であってもそれに対してシフト電圧分だけシフトした電圧を出力できるようにする。 - 特許庁 - The switch module maintains an output terminal of the shift register of a present stage to a low level when the shift register of the present stage does not operate.
前記オン/オフモジュールは、本段のシフト・レジスタが動作しない時に、本段のシフト・レジスタの出力端子をローレベルに保持する。 - 特許庁 - The level shift unit 23 is electrically connected with the shift register unit and a plurality of data lines D_11 to D_1m, respectively.
このうち、レベルシフトユニット２３はそれぞれシフトレジスタユニット及び複数のデータラインＤ_１１〜Ｄ_１ｍに電気的に接続される。 - 特許庁 - A level shift section 1 that converts a low level signal into a level from the power supply voltage VDD2 to the ground level GND connects to the gate of the P-channel thick gate TR P1.
Ｐチャネル厚ゲートトランジスタＰ１のゲートには、低圧信号を電源電位ＶＤＤ２から接地電位ＧＮＤのレベルの振幅に変換するレベルシフト部１が接続されている。 - 特許庁 - The first level shift circuit 28H level-shifts a high level and a low level of a control signal for each switch SW to the upper side reference voltage VRH and intermediate reference voltage VRM.
第１レベルシフト回路２８Ｈは、各スイッチＳＷに対する制御信号のハイレベルとローレベルを、上側基準電圧ＶＲＨと中間基準電圧ＶＲＭにレベルシフトする。 - 特許庁 - Then their level shifting operations are stopped by inhibiting a feedthrough current from flowing to an offsetter part 2 and a level shift part 3 of the level shifter LS2 when an output signal OUT1 is is high level, and also inhibiting a feedthrough current from flowing into an offsetter part 2 and a level shift part 3 of the level shifter LS1 when an output signal OUT2 is high level.
出力信号ＯＵＴ１がハイレベルであるときはレベルシフタＬＳ２のオフセッタ部２およびレベルシフト部３に流れる貫通電流を阻止し、出力信号ＯＵＴ２がハイレベルであるときはレベルシフタＬＳ１のオフセッタ部２およびレベルシフト部３に流れる貫通電流を阻止することにより、それぞれのレベルシフト動作を停止させる。 - 特許庁 - To obtain a level shift circuit and a semiconductor integrated circuit having the level shift circuit which will not malfunction, if the power voltage (low voltage) of a circuit for outputting a signal to a circuit supplied with a high power voltage in the level shift circuit falls due to the effect of noise, etc.
レベルシフト回路内の高電源電圧の電源が供給される回路部分に信号を出力する回路の電源である低電源電圧が低下しても誤動作を起こさないレベルシフト回路及びそのレベルシフト回路を有する半導体集積回路を得る。 - 特許庁 - To provide a word line selection circuit that does not require level shift circuits for respective word lines.
ワード線ごとにレベルシフト回路を必要としないワード線選択回路を提供する。 - 特許庁 - To prevent gradual degradation in the level of a signal to be inputted from each stage of a shift register to the next stage.
シフトレジスタの各段から次段へ入力する信号のレベルの逓減を防止する。 - 特許庁 - Thereby, each node of the unit shift registers SR is initialized to the prescribed level.
それにより当該単位シフトレジスタＳＲの各ノードは所定のレベルに初期化される。 - 特許庁 - Input/output cells 21A and 21B each have four level shift circuits 11, 12a-12c.
入出力セル２１Ａ、２１Ｂは、各々、４個のレベルシフト回路１１、１２ａ〜１２ｃを持つ。 - 特許庁 - In one embodiment of this application, level shift is used for increasing a power-on voltage.
一実施の形態において、パワーオン電圧を増加させるためにレベルシフトが使用される。 - 特許庁 - The waveform shaping circuit comprises: a level shift circuit (6) for shifting a level of an input signal (Vin) only for a fixed shift voltage (E1); a comparator circuit (CP1) for comparing an output signal (Vout) of the level shift circuit with a threshold voltage (Vth); and a threshold voltage generation circuit (7) for outputting the threshold voltage.
入力信号（Ｖin）を一定のシフト電圧（Ｅ１）だけレベルシフトするレベルシフト回路（６）と、その出力信号（Ｖout）をしきい値電圧（Ｖth）と比較するコンパレータ回路（ＣＰ１）と、前記しきい値電圧を出力するしきい値電圧生成回路（７）とを備える。 - 特許庁 - The process circuit 5 can shift the analog waveform level input from the encoder 7.
処理回路５はエンコーダ７から入力されたアナログ波形のレベルをシフト可能である。 - 特許庁 - To provide a level shift circuit that further implements a power consumption reduction and a speed improvement.
更なる消費電力低減および速度向上が可能なレベルシフト回路を提供する。 - 特許庁 - To stably shift the level of a signal without being influenced by a change in temperature.
信号を温度変化の影響を受けることなく安定してレベルシフトし出力する。 - 特許庁 - The outputs of the amplifier 2 and a variable level shift circuit 4 are switched by a switch SW1.
アンプ２及び可変レベルシフト回路４の出力はスイッチSW1によって切り換えられる。 - 特許庁 - And hysteresis characteristics are included on the judgment of the step shift when the noise level changes.
そしてノイズレベルが変化したときの段階の遷移の判定にヒステリシス特性を持たせる。 - 特許庁 - MOS transistors M31 and M33 have the same characteristics and they constitute a level shift circuit.
ＭＯＳトランジスタＭ３１とＭ３３は、同一特性を有し、レベルシフト回路を構成する。 - 特許庁 - METHOD AND APPARATUS FOR AUTOMATICALLY CREATING SHIFT REGISTER FILE FOR HIGH-LEVEL SYNTHESIS COMPILER
ハイレベル合成コンパイラ用のシフトレジスタファイルを自動生成するための方法および装置 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
