「Logic Design」を含む例文一覧(277)
1 2 3 4 5 6 次へ＞- LOGIC DESIGN SYSTEM
論理設計システム - 特許庁 - LOGIC DESIGN SUPPORT DEVICE
論理設計支援装置 - 特許庁 - LOGIC CIRCUIT DESIGN DEVICE
論理回路設計装置 - 特許庁 - LOGIC CIRCUIT DESIGN METHOD, LOGIC CIRCUIT DESIGN PROGRAM, AND LOGIC CIRCUIT DESIGN DEVICE
論理回路設計方法、論理回路設計プログラム及び論理回路設計装置 - 特許庁 - LOGIC CIRCUIT DESIGN METHOD, LOGIC CIRCUIT DESIGN PROGRAM, AND LOGIC CIRCUIT DESIGN SYSTEM
論理回路設計方法、論理回路設計プログラムおよび論理回路設計装置 - 特許庁 - LOGIC CIRCUIT DESIGN DEVICE AND LOGIC CIRCUIT DESIGN METHOD
論理回路設計装置及び論理回路設計方法 - 特許庁 - DESIGN METHOD FOR LOGIC CIRCUIT
論理回路の設計方法 - 特許庁 - LOGIC CIRCUIT DESIGN METHOD AND LOGIC CIRCUIT
論理回路設計方法及び論理回路 - 特許庁 - LOGIC DESIGN VERIFICATION SYSTEM AND LOGIC DESIGN VERIFICATION METHOD
論理設計検証システム及び論理設計検証方法 - 特許庁 - LOGIC CIRCUIT DESIGN SUPPORT SYSTEM
論理回路設計支援システム - 特許庁 - LOGIC CIRCUIT DESIGN DEVICE AND DESIGN METHOD
論理回路設計装置および設計方法 - 特許庁 - LOGIC CIRCUIT DESIGN VERIFICATION APPARATUS
論理回路設計検証装置 - 特許庁 - LSI INSIDE LOGIC DESIGN SYSTEM
ＬＳＩ内部論理設計システム - 特許庁 - LOGIC CIRCUIT DESIGN METHOD AND DEVICE
論理回路設計方法及び装置 - 特許庁 - LOGIC DESIGN SUPPORT SYSTEM AND PROGRAM
論理設計支援システム及びプログラム - 特許庁 - DESIGN METHOD OF LOGIC CIRCUIT AND DESIGN SUPPORT DEVICE
論理回路の設計方法および設計支援装置 - 特許庁 - LOGIC CIRCUIT DESIGN METHOD AND PROGRAM
論理回路設計方法及びプログラム - 特許庁 - OPTIMIZATION APPARATUS AND METHOD FOR LOGIC DESIGN
論理設計最適化装置および方法 - 特許庁 - LOGIC CIRCUIT AND ITS AUTOMATIC DESIGN DEVICE
論理回路及びその自動設計装置 - 特許庁 - LOGIC CIRCUIT DESIGN SUPPORT DEVICE AND LOGIC CIRCUIT DESIGN SUPPORT METHOD USING IT
論理回路設計支援装置およびこれを用いた論理回路設計支援方法 - 特許庁 - LOGIC CIRCUIT DESIGN DEVICE, METHOD AND PROGRAM
論理回路設計装置、方法及びプログラム - 特許庁 - LOGIC CIRCUIT REDESIGN PROGRAM, LOGIC CIRCUIT DESIGN DEVICE, AND LOGIC CIRCUIT REDESIGN METHOD
論理回路再設計プログラム、論理回路設計装置、および論理回路再設計方法 - 特許庁 - SYSTEM, LOGIC, APPARATUS, AND METHOD FOR VERIFYING DESIGN
設計検証方法、装置、論理及びシステム - 特許庁 - LOGIC DESIGN METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT
半導体集積回路の論理設計方法 - 特許庁 - PROGRESS SITUATION GRASPING SYSTEM FOR LOGIC CIRCUIT DESIGN
論理回路設計進捗状況把握システム - 特許庁 - A layout design of the core logic block is performed independently of a layout design of the other logic block and an inter-block wiring design.
コア論理ブロックのレイアウト設計は、他の論理ブロックのレイアウト設計およびブロック間配線設計とは独立に行う。 - 特許庁 - To facilitate the logic design of CCD/TG.
ＣＣＤ／ＴＧの論理設計を容易に行う。 - 特許庁 - LOGIC SYNTHESIZER, CIRCUIT DESIGN METHOD AND PROGRAM
論理合成装置、回路設計方法及びプログラム - 特許庁 - METHOD FOR DESIGNING LOGIC CIRCUIT, LOGIC DESIGN PROGRAM AND SEMICONDUCTOR INTEGRATED CIRCUIT
論理回路の設計方法、論理設計プログラム及び半導体集積回路 - 特許庁 - INTEGRATED LOGIC CIRCUIT AND HIERARCHICAL DESIGN METHOD THEREFOR
集積論理回路及びその階層設計方法 - 特許庁 - The logic design of logic elements and latches is prepared and the logic elements and the latches are positioned within the integrated circuit according to the logic design in order to create a physical design.
論理素子およびラッチの論理設計を準備し、次いで、この論理設計に基づいてこれらの論理素子およびラッチを集積回路内に配置することによって物理設計を作成する。 - 特許庁 - DESIGN METHOD FOR LOGIC CIRCUIT AND SEMICONDUCTOR INTEGRATED CIRCUIT WITH LOGIC CIRCUIT
論理回路の設計方法および論理回路を有する半導体集積回路 - 特許庁 - To achieve a reduced power consumption in a logic design and a layout design.
論理設計及びレイアウト設計における低消費電力化実現する。 - 特許庁 - LOGIC CIRCUIT, SEMICONDUCTOR DESIGN SUPPORT DEVICE AND SEMICONDUCTOR DESIGN SUPPORT METHOD
論理回路、半導体設計支援装置および半導体設計支援方法 - 特許庁 - LOGIC CIRCUIT DESIGN VERIFYING DEVICE AND METHOD AND PROGRAM
論理回路設計検証装置および方法、プログラム - 特許庁 - OPTIMIZING PROCESSING METHOD FOR LOGIC CIRCUIT AND LOGIC DESIGN SYSTEM USING THE SAME
論理回路の最適化処理方法ならびに同方法を用いた論理設計システム - 特許庁 - To provide an efficient logic design system capable of being applied to design of a large-scale logic circuit.
大規模な論理回路の設計にも適用することができ、かつ効率的な論理設計システムを提供する。 - 特許庁 - The circuit design is emulated by a hardware logic emulator.
回路設計は、ハードウェア論理エミュレータによりエミュレートされる。 - 特許庁 - To design logic circuits which share a shared resource without providing an arbitration circuit in the logic circuits.
論理回路に調停回路を設けずに、共有リソースを共有化する論理回路を設計する。 - 特許庁 - PATH TRANSISTOR LOGIC CIRCUIT DESIGN METHOD AND DEVICE USING THE SAME
パストランジスタ論理回路設計方法およびこれを用いた装置 - 特許庁 - AUTOMATIC ASSERTION GENERATOR AND LOGIC CIRCUIT DESIGN VERIFICATION METHOD
アサーション自動生成装置および論理回路設計検証方法 - 特許庁 - To provide a logic verification system, a logic verification method, and a logic verification program, each contributes to reduction of man-hour for logic design with respect to logic verification and error position correction of a designed logic circuit.
設計した論理回路の論理検証およびエラー箇所の修正において、論理設計工数の低減に寄与することのできる論理検証装置、論理検証方法および論理検証プログラムを提供する。 - 特許庁 - A gated clock design is one of design methods for reducing power consumption of a logic circuit.
論理回路の消費電力を低減する設計手法の１つにゲーテッドクロック設計がある。 - 特許庁 - To provide a programmable logic block available for an asynchronous circuit design.
非同期回路設計に使用可能なプログラマブルロジックブロックの提供。 - 特許庁 - To provide a logic circuit that facilitates timing design of a clock system and reduces the design period in the logic circuit of a gated clock system.
ゲーテットクロック方式の論理回路において、クロック系のタイミング設計を容易化し設計期間を短縮する論理回路の提供。 - 特許庁 - GATE BLOCK, LOGIC CIRCUIT EMPLOYING THE SAME AND DESIGN METHOD THEREOF
ゲートブロックおよびこれを用いた論理回路並びにその設計方法 - 特許庁 - METHOD AND DEVICE FOR OPTIMIZING SIGNAL DELAY IN LOGIC DESIGN SYSTEM
論理設計システムにおける信号遅延最適化方法及び装置 - 特許庁 - METHOD FOR DESIGNING LOGIC CIRCUIT, SYSTEM FOR SUPPORTING DESIGN OF LOGIC CIRCUIT AND COMPUTER READABLE RECORDING MEDIUM
論理回路の設計方法、論理回路の設計支援システム、及びコンピュータ読取り可能な記録媒体 - 特許庁 - Then, the logic circuit design device generates a prototype model of a register of the logic circuit, and a core function of the logic circuit based on the obtained configuration information of the logic circuit.
そして、論理回路設計装置は、取得された論理回路の構成情報に基づいて、論路回路のレジスタ部と、論理回路のコア機能部の雛形とを生成する。 - 特許庁 - LOGIC SIMULATION METHOD, AND METHOD FOR VERIFYING DESIGN OF SEMICONDUCTOR CIRCUIT
論理シミュレーション方法および半導体回路の設計検証方法 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
