「MIs」を含む例文一覧(1044)

＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 20 21 次へ＞
  • MIS-TYPE FET AND MANUFACTURING METHOD THEREOF
    ＭＩＳ型ＦＥＴ及びその製造方法 - 特許庁
  • MIS TRANSISTOR AND METHOD FOR MANUFACTURING THE SAME
    ＭＩＳ型トランジスタ及びその製造方法 - 特許庁
  • EVALUATION METHOD OF MIS SEMICONDUCTOR DEVICE
    ＭＩＳ型半導体層装置の評価方法 - 特許庁
  • A p-type well PW is formed with common use of an n-channel low voltage resistance MIS in a low voltage resistance MIS region, and a well of an n-channel low voltage resistance MIS in an intermediate voltage resistance MIS region.
    低耐圧ＭＩＳ領域のＮチャネル型の低耐圧ＭＩＳと中耐圧ＭＩＳ領域のＮチャネル型の低耐圧ＭＩＳのウエルを共用化し、Ｐ型ウエルＰＷとする。 - 特許庁
  • I might have mis-read your email.
    あなたのメールを読み間違えたかもしれない。 - Weblio Email例文集
  • when driving in a nail or stake, to mis-strike
    (釘や杭を)打ち込もうとして失敗する - EDR日英対訳辞書
  • to mis-strike a piano key or typewriter key
    (タイプライターやピアノなどのキーを)叩き損なう - EDR日英対訳辞書
  • The semiconductor integrated circuit device is equipped with a logic circuit including MIS transistors formed on a semiconductor substrate, wherein substrate bias control circuit is provided for balancing a first substrate bias voltage Vbp0, which is applied to a first conductive MIS transistor, and a second substrate bias voltage Vbn0, which is applied to a second conductive MIS transistor.
    半導体基体に形成されたMISトランジスタを含む論理回路を備える半導体集積回路において、第１導電型のMISトランジスタに印加する第１基板バイアス電圧Vbp0と第２導電型のMISトランジスタに印加する第２基板バイアスVbn0とをバランスさせる基板バイアス制御回路を設ける。 - 特許庁
  • MARKUS, a derivative of Shapiro's Model Inference System MIS, induces Prolog programs from positive and negative examples.
    シャピロのモデル推論システム（MIS）の派生の一つであるMARKUSは、正および負の例からPrologプログラムを誘導する。 - コンピューター用語辞典
  • MIS-TYPE SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF
    ＭＩＳ型半導体装置とその作製方法 - 特許庁
  • MIS TYPE SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME
    ＭＩＳ型半導体装置の製造方法 - 特許庁
  • MIS SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD
    ＭＩＳ型半導体装置とその製造方法 - 特許庁
  • MIS SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD
    ＭＩＳ半導体装置およびその製造方法 - 特許庁
  • Please don't worry about the finer details of free vs mis-translation.
    細かい意訳誤訳は気にしないでください。 - Tanaka Corpus
  • Please don't worry about the finer details of free vs mis-translation.
    細かい意訳誤訳は気にしないでください。 - Tatoeba例文
  • of a baseball game, to get on base because of four mis-pitched balls
    野球において,四死球を得て塁に出る - EDR日英対訳辞書
  • In the semiconductor integrated circuit device equipped with a logic circuit including MIS (metal insulator semiconductor) transistors formed on a semiconductor substrate, a substrate bias control circuit is provided for balancing a first substrate bias voltage Vbp0 which is applied to a first conductive MIS transistor, and a second substrate bias voltage Vbn0 which is applied to a second conductive MIS transistor.
    半導体基体に形成されたMISトランジスタを含む論理回路を備える半導体集積回路において、第１導電型のMISトランジスタに印加する第１基板バイアス電圧Vbp0と第２導電型のMISトランジスタに印加する第２基板バイアスVbn0とをバランスさせる基板バイアス制御回路を設ける。 - 特許庁
  • SELECT DEVICE FOR TRANSMISSION HAVING MIS-SELECT PREVENTION FUNCTION
    ミスセレクト防止機能を持つ変速機のセレクト装置 - 特許庁
  • MIS SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF
    ＭＩＳ型半導体装置およびその製造方法 - 特許庁
  • METHOD OF MANUFACTURING MIS COMPOUND SEMICONDUCTOR DEVICE
    ＭＩＳ型化合物半導体装置の製造方法 - 特許庁
  • MIS TYPE SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD
    ＭＩＳ型半導体装置及びその製造方法 - 特許庁
  • SEMICONDUCTOR DEVICE AND COMPLEMENTARY MIS LOGIC CIRCUIT
    半導体装置および相補形ＭＩＳ論理回路 - 特許庁
  • an act of mis-applying a law for one's convenience
    都合のよいように法をまげて適用すること - EDR日英対訳辞書
  • MIS GATE STRUCTURE TYPE HEMT ELEMENT, AND METHOD OF MANUFACTURING MIS GATE STRUCTURE TYPE HEMT ELEMENT
    ＭＩＳゲート構造型のＨＥＭＴ素子およびＭＩＳゲート構造型のＨＥＭＴ素子の作製方法 - 特許庁
  • A semiconductor device comprises a first MIS transistor Trl and a second MIS transistor Trh.
    半導体装置は、第１のＭＩＳトランジスタＴｒｌと第２のＭＩＳトランジスタＴｒｈとを備えている。 - 特許庁
  • His invention concerns the MIS semiconductor device and a high-integrated random access memory semiconductor device.
    この発明はMIS型半導体装置とそれを用いた高集積ランダムアクセスメモリ半導体装置に関する。 - 特許庁
  • An n-type MIS transistor Q_1 and a p-type MIS transistor Q_2 are fabricated on a semiconductor substrate 1.
    半導体基板１上にｎ型ＭＩＳトランジスタＱ_1およびｐ型ＭＩＳトランジスタＱ_2を形成する。 - 特許庁
  • OPERATION LEVER MIS-OPERATION PREVENTION SYSTEM OF CONSTRUCTION HEAVY EQUIPMENT
    建設重装備の操作レバー誤作動防止システム - 特許庁
  • MIS FIELD-EFFECT TRANSISTOR AND MANUFACTURING METHOD THEREFOR
    ＭＩＳ電界効果トランジスタ及びその製造方法 - 特許庁
  • Moreover, an n-type extension region 9 is formed with common use of an n-channel intermediate voltage resistance MIS of an intermediate voltage resistance MIS region and an extension region of an n-channel high voltage resistance MIS in a high voltage resistance MIS region.
    また、中耐圧ＭＩＳ領域のＮチャネル型の中耐圧ＭＩＳと高耐圧ＭＩＳ領域のＮチャネル型の高耐圧ＭＩＳのエクステンション領域を共有化し、Ｎ型エクステンション領域９とする。 - 特許庁
  • To solve the problem: it is difficult to establish compatibility between the high reliability of an n-type MIS transistor and the high performance of a p-type MIS transistor when a sidewall width is the same in the n-type MIS transistor and the p-type MIS transistor.
    ｎ型ＭＩＳトランジスタとｐ型ＭＩＳトランジスタとにおいてサイドウォール幅が同一である場合、ｎ型ＭＩＳトランジスタの高信頼性とｐ型ＭＩＳトランジスタの高性能化を両立させることは難しい。 - 特許庁
  • MIS FIELD-EFFECT TRANSISTOR, AND SEMICONDUCTOR DEVICE
    ＭＩＳ型電界効果トランジスタ及び半導体装置 - 特許庁
  • METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE, AND MIS TRANSISTOR
    半導体装置の製造方法及びＭＩＳトランジスタ - 特許庁
  • STRUCTURE OF TRENCH GATE MIS DEVICE AND ITS MANUFACTURING METHOD
    トレンチゲートＭＩＳデバイスの構造及び製造方法 - 特許庁
  • To obtain a semiconductor device comprising a low resistance p-type MIS element, a low resistance n-type MIS element, and a high resistance MIS element wherein off leak current can be suppressed easily in these MIS elements; and to provide its manufacturing method.
    低抵抗Ｐ型ＭＩＳ素子、低抵抗Ｎ型ＭＩＳ素子、および高抵抗ＭＩＳ素子を備え、これらのＭＩＳ素子でのオフリーク電流を抑え易い半導体装置、およびその製造方法を得ること。 - 特許庁
  • MIS FIELD EFFECT TRANSISTOR AND ITS MANUFACTURING METHOD
    ＭＩＳ電界効果トランジスタ及びその製造方法 - 特許庁
  • MIS FIELD-EFFECT TRANSISTOR AND METHOD OF MANUFACTURING THE SAME
    ＭＩＳ電界効果トランジスタ及びその製造方法 - 特許庁
  • STRUCTURE OF TRENCH-GATE MIS DEVICE AND METHOD OF MANUFACTURING THE SAME
    トレンチゲートＭＩＳデバイスの構造及び製造方法 - 特許庁
  • MIS FIELD EFFECT TRANSISTOR AND ITS MANUFACTURE
    ＭＩＳ型電界効果トランジスタ及びその製造方法 - 特許庁
  • To improve operation uniformity in an MIS transistor without enlarging an area of the MIS transistor in a semiconductor device including the MIS transistor as an ESD protective element.
    ＥＳＤ保護素子としてＭＩＳトランジスタを備えた半導体装置において、ＭＩＳトランジスタの面積の増大を招くことなく、ＭＩＳトランジスタ内の動作均一性を高める。 - 特許庁
  • To easily achieve a semiconductor device including complementary type MIS transistors having improved characteristics of a p-type MIS transistor and an n-type MIS transistor.
    ｐ型ＭＩＳトランジスタ及びｎ型ＭＩＳトランジスタの特性を向上した相補型ＭＩＳトランジスタを備えた半導体装置を容易に実現できるようにする。 - 特許庁
  • MIS-TYPE FIELD EFFECT TRANSISTOR AND MANUFACTURING METHOD THEREOF
    ＭＩＳ型電界効果トランジスタおよびその製造方法 - 特許庁
  • MANUFACTURING METHOD OF MIS CAPACITOR CONSISTING OF TANTALUM PENTOXIDE
    五酸化タンタルからなるＭＩＳキャパシタの製造方法 - 特許庁
  • COMPLEMENTARY MIS-TYPE SEMICONDUCTOR DEVICE AND ITS MANUFACTURE
    相補ＭＩＳ型半導体装置及びその製造方法 - 特許庁
  • The MIS transistor (MVT) excepting the MIS transistor (HVT) having the highest threshold voltage in a plurality of kinds of the MIS transistors (LVT, MVT and HVT) is used as the power-switch transistor (31).
    その電源スイッチトランジスタ（３１）は、複数種類のＭＩＳトランジスタ（ＬＶＴ，ＭＶＴ，ＨＶＴ）のうち、閾値電圧の最も高いＭＩＳトランジスタ（ＨＶＴ）以外のＭＩＳトランジスタ（ＭＶＴ）である。 - 特許庁
  • MIS CAPACITOR AND METHOD OF MANUFACTURING SAME
    ＭＩＳ型コンデンサ及びＭＩＳ型コンデンサの製造方法 - 特許庁
  • The memory cell is constituted of one read MIS transistor QR and one write MIS transistor QW.
    メモリセルは、１個の読み出しＭＩＳトランジスタＱ_Rと１個の書き込みＭＩＳトランジスタＱ_Wとで構成されている。 - 特許庁
  • The source of the first MIS transistor is electrically connected with the drain of the second MIS transistor via the connection.
    接続部を介して第１ＭＩＳトランジスタのソースと第２ＭＩＳトランジスタのドレインとが電気的に接続される。 - 特許庁
  • And the thickness of the gate insulating film of the n-type MIS transistor is thicker than that of the p-type MIS transistor.
    そして、このＮ型ＭＩＳトランジスタのゲート絶縁膜はＰ型ＭＩＳトランジスタのゲート絶縁膜よりも厚い。 - 特許庁
  • The user confirms the character string and corrects only characters having errors such as mis-recognition or mis-extraction or the like.
    ユーザはこの文字列を確認し、誤認識、誤抽出等のエラーがあればその文字のみを訂正する。 - 特許庁
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 20 21 次へ＞

例文データの著作権について