「MPE」を含む例文一覧(20)
- An MPE encapsulator arranges datagrams in MPE sections, and arranges FEC data in MPE-FEC sections.
ＭＰＥエンキャプスレータは、ＭＰＥセクション内にデータグラムを配置し、ＭＰＥ−ＦＥＣセクション内にＦＥＣデータを配置する。 - 特許庁 - verification (procedures, seals, MPE, reverification, investigations of MPE in service)
検定（手順，封印，最大許容誤差，再検定，使用中の最大許容誤差の調査） - 経済産業省 - Hewlett-Packard designed the original MPE machine as a 16-bit word machine, with bytes added on as an embellishment.
ヒューレット・パッカードは,16ビットワードマシン(word machine)として最初のMPEマシンを設計したが,これにはバイトが装飾的に付加されていた． - コンピューター用語辞典 - The TSIF 31 receives a TS packet containing an MPE-FEC frame of a DVB-H system, extracts an MPE section containing an IP datagram and an MPE-FEC section containing parity data, and generates a first table of the MPE section and the MPE-FEC section and a second table of an erasure bitmap table in a DRAM 4.
ＴＳＩＦ３１はＤＶＢ−ＨシステムのＭＰＥ−ＦＥＣフレームを含んだＴＳパケットを受信して、ＩＰデータグラムを含んだＭＰＥセクションとパリティーデータを含んだＭＰＥ−ＦＥＣセクションを抽出して、ＭＰＥセクションとＭＰＥ−ＦＥＣセクションの第１テーブルと消去ビットマップテーブルの第２テーブルがＤＲＡＭ４に生成される。 - 特許庁 - The time-slicing block adds a burst number parameter to headers of the MPE and MPE-FEC sections to enable a terminal to determine whether to expect additional bursts carrying data from the MPE-FEC frame.
タイムスライシングブロックは、バースト番号パラメータをＭＰＥ及びＭＰＥ−ＦＥＣセクションのヘッダに付加し、これにより端末はＭＰＥ−ＦＥＣフレームからデータを搬送する追加バーストが予期されるかどうかを判定できる。 - 特許庁 - A time-slicing block forms a sequence of bursts and divides the MPE-FEC frame between bursts, and thereby MPE sections are transmitted, in at least two bursts.
タイムスライシングブロックは、バーストのシーケンスを形成し、ＭＰＥ−ＦＥＣフレームをバースト間で分割し、これによりＭＰＥセクションが少なくとも２つのバーストで送信されるようになる。 - 特許庁 - MPE is calculated on the basis of time up to present after irradiation in a Step S4.
ステップＳ４で照射されてから現在までの時間を基にＭＰＥを計算する。 - 特許庁 - To reduce the size of a built-in SRAM for decoding an MPE-FEC frame of a DVB-H system.
ＤＶＢ−ＨシステムのＭＰＥ−ＦＥＣフレームのデコーディングのための内蔵ＳＲＡＭのサイズを小さくする。 - 特許庁 - The present invention relates to a multiprotocol encapsulation forward error correction (MPE-FEC) frame that includes datagrams and FEC data.
データグラム及びＦＥＣデータを含むマルチプロトコル・エンキャプスレーション順方向誤り訂正（ＭＰＥ−ＦＥＣ）フレーム。 - 特許庁 - Hit decisions are performed by a main processor element (MPE 10) and a plurality of sub-processor elements (SPE) 12 in parallel processing.
ヒット判定を、メインプロセッサエレメント（ＭＰＥ１０）と複数のサブプロセッサエレメント（ＳＰＥ）１２とで並列処理で実行する。 - 特許庁 - A rate of the integral value Ex to this MPE is calculated in a Step S5, and a display of a displaying numeric value is renewed.
ステップＳ５ではこのＭＰＥに対する積算値Ｅｘの割合を計算して、表示される数値表示を更新する。 - 特許庁 - Further, a second metal layer is formed on the surfaces of the semiconductor layer and the first insulation layer, and a third MPE is carried out to form a source structure and a drain structure on both the sides of the ES.
また該ESと、半導体層と第1絶縁層の表面に第2金属層を形成して第3MPEを行い該ESの両側にソース構造とドレイン構造とを形成する。 - 特許庁 - The safety mode is a mode corresponding to class 1 of "safety standard for laser products" (JIS C 6802), where an exposure radiation level becomes smaller than the maximum permissible exposure level MPE.
前記安全モードは、被曝放出レベルが最大許容露光レベルＭＰＥよりも小さくなる「レーザ製品の安全基準」（JIS C 6802)のクラス１に相当するモードである。 - 特許庁 - The surfaces of the semiconductor layer and the first insulation layer are covered with a second insulation layer and a second MPE is carried out to form an etching stopper (ES) on the surface of the semiconductor layer above the gate electrode structure.
また、該半導体層と第1絶縁層の表面を第2絶縁層で覆い、第2MPEを行い、該ゲート電極構造上方の該半導体層の表面にエッチングストッパー(ES)を形成する。 - 特許庁 - Based on a prediction function f(X) to predict an SPE processing load according to past SPE hit decision processing results, the number of nodes (polygon sets) to be shared respectively by the MPE 10 and the SPE 12 is determined to make the hit decision processing load of the MPE 10 substantially equivalent to the hit decision processing load of the SPE 12, so that the hit decisions are completed substantially simultaneously.
ＭＰＥ１０とＳＰＥ１２それぞれが分担するノード（ポリゴン集合）の数は、過去のＳＰＥのヒット判定処理結果に基づいてＳＰＥの処理負荷を予測する予測関数ｆ（Ｘ）に基づいて、ＭＰＥ１０のヒット判定の処理負荷と、ＳＰＥ１２のヒット判定の処理負荷とがほぼ同等となり、ほぼ同時にヒット判定を終了するように決定する。 - 特許庁 - First microphotoetching (MPE) is carried out for a first metal layer formed on a transparent insulation substrate to form a ridge-shaped block having a gate electrode structure and first and second slanting surface sides, a first insulation layer is formed, and their surfaces are covered; and a pattern of a semiconductor layer is formed on the surface of the first insulation layer to obtain a channel area of a thin film transistor.
透明絶縁基板に形成した第1金属層に対して第1マイクロフォトエッチング(MPE)を行ない、ゲート電極構造及び第1傾斜面側辺と第2傾斜面側辺を有する尾根状ブロックとを形成し、第1絶縁層を形成してこれらの表面を被覆し、該第1絶縁層の表面に半導体層のパターンを形成して薄膜トランジスタのチャネルエリアとする。 - 特許庁 - The prescribed distance is set so that the energy density of the exciting light L1 irradiating the tissue 32 may be not larger than an MPE(maximum permissible exposure) value being a safety standard in a state where the front tip of the cap frame is in contact with the living tissue 32.
前記所定の距離は、キャップ枠の前端部２０ａが、生体組織３２に接触した状態において、生体組織３２に照射される励起光Ｌ１のエネルギー密度が、安全規格であるＭＰＥ値以下となるようにする。 - 特許庁 - When the rate of the integral value Ex does not reach 100% in the Step S6, the Step is transferred to a Step S7, and measurement by the measuring light is performed while determining the rate of the integral value Ex to the MPE in a Step thereafter.
ステップＳ６において、積算値Ｅｘの割合が１００％に達していない場合にはステップＳ７に遷移し、以降のステップでＭＰＥに対する積算値Ｅｘの割合を求めながら測定光による測定を行う。 - 特許庁 - To provide a biological testing apparatus which makes a living tissue minimize to attenuate a light intensity and an elastic wave, can irradiate an object at a high efficiency with light energy below MPE, and can detect an elastic wave in a high S/N ratio.
生体組織による光強度と弾性波の減衰を最小限に抑え、被検体にＭＰＥを超えない光エネルギーを高効率に照射することができ、高いＳ／Ｎで弾性波が検出可能となる生体検査装置を提供する。 - 特許庁 - And, when a first differential input circuit CT10 is operated, a current flowing into an MOSFET MPE and an MPF is made to be half that of the case when a second differential input circuit CT30 is operated by making the MOSFET MP3c and the MP3d off.
そして、第１の差動入力回路ＣＴ１０が動作する場合には、ＭＯＳＦＥＴ ＭＰ３ｃ、ＭＰ３ｄをオフにして、ＭＯＳＦＥＴ ＭＰＥ、ＭＰＦに流れ込む電流を、第２の差動入力回路ＣＴ３０が動作する場合の半分にする。 - 特許庁
