「Memory-making」を含む例文一覧(821)

＜前へ 1 2 .... 4 5 6 7 8 9 10 11 12 .... 16 17 次へ＞
  • To quickly attain data input and output for a shared memory by only increasing a little power consumption without making it necessary to quicken any system clock even in a low speed operation mode.
    低速動作モード時でもシステムクロックを高速にする必要が無く、わずかな消費電力の増加のみで高速に共有メモリへのデータ入出力を可能とする。 - 特許庁
  • To reduce the power consumption of a ferroelectric memory which includes a ferroelectric capacitor as a storage medium and to reduce noise superposition on a bit line by making the bit line short.
    強誘電体キャパシタを記憶媒体とする強誘電体メモリに関し、ビット線を短くし、消費電力の低減化とビット線へのノイズの重畳の低減化を図る。 - 特許庁
  • Mitsunari had exercised benevolent government throughout his territory, making the people on his lands dearly miss him, so Naomasa planned to build a new castle at Hikone in order to sweep away all memory of Mitsunari.
    三成は領地で善政を敷いており、領民からも大変慕われていたので、直政はその威光を払拭するため新たに彦根城築城を計画した。 - Wikipedia日英京都関連文書対訳コーパス
  • To provide a semiconductor memory in which an effective transfer rate is not reduced even when continuous access is performed, alternately making two different row address in the same bank a start point.
    同一バンク内の異なる２つのロウアドレスを起点とする連続アクセスを交互に行なう場合でも、実効転送レートが低下しない半導体記憶装置を提供する。 - 特許庁
  • To provide a hologram recording medium capable of making deterioration of a light transmittance get very small after recorded, even in holographic memory recording using not only a green laser but also a blue laser.
    緑色レーザのみならず青色レーザを用いたホログラフィックメモリ記録においても、記録後の光透過率の低下が非常に少ないホログラム記録媒体を提供する。 - 特許庁
  • To obtain a memory module capable of preventing the malfunction of semiconductor storage elements by making the waveforms of signals to be inputted to the semiconductor storage elements to be stable waveforms with good quality.
    半導体記憶素子に入力される信号の波形を安定した良質な波形にして、半導体記憶素子の誤動作が防止できるメモリモジュールを得る。 - 特許庁
  • A time-out time of a session is dynamically varied according to a session rate to enable the protocol processing without making the session memory overflow at the time of high-load access.
    セッションレートに応じて動的にセッションのタイムアウト時間を変えることによって、高負荷アクセス時に、セッションメモリを溢れさせることなしにプロトコル処理を行うことを可能にする。 - 特許庁
  • In a USB memory 20, an installer and firmware configuration information for making the network relay device 10 function as a specific function execution part are stored.
    ＵＳＢメモリ２０にはネットワーク中継装置１０を特定の機能実行部として機能させるためのインストーラおよびファームウェア構成情報が格納されている。 - 特許庁
  • To improve reliability by making voltage applied to a capacity fuse approximately same as voltage applied to a memory cell when it is detected whether a capacity fuse is fused or not.
    容量ヒューズの切断の有無を検出する際に容量ヒューズに印加される電圧を、メモリセルに印加される電圧と同程度にして信頼性を向上させる。 - 特許庁
  • When a desired music is selected while making plural compact disks CD11-1 to 11-X the object, a control section 60 makes a built-in memory 70 store information specifying desired music in the order of a program.
    複数のCD11-1〜11-Xを対象にして所望曲を選択すると、コントロール部60は内蔵メモリ70にプログラム順に所望曲を特定する情報を記憶させる。 - 特許庁
  • This USB memory device is provided with a distributed storage means 20 for making respective memories 7 of a USB memory device A1 and other USB memory devices A2 and A3 connected through primary and secondary USB interfaces 4 and 6 in a row, store data inputted from a host unit by distributing the input data by every predetermined unit.
    ホスト機器から入力されたデータを、一次および二次ＵＳＢインタフェース４，６を介して数珠繋ぎに接続された当該ＵＳＢメモリ装置Ａ１および他のＵＳＢメモリ装置Ａ２，Ａ３の各メモリ７に、所定単位ずつ分散させて記憶させる制御を行う分散記憶手段２０を備える。 - 特許庁
  • To provide a nonvolatile memory device which has a rectifying layer and a nonvolatile layer element at an intersection of a first wire and a second wire, the nonvolatile memory device having its thickness suppressed as compared with a nonvolatile memory device using a PIN diode as a rectifying layer and also making diode characteristics of the rectifying layer uniform.
    第１の配線と第２の配線との交差部に整流層と不揮発性記憶層を有する不揮発性記憶装置で、整流層としてＰＩＮダイオードを用いる場合に比して厚さを抑え、整流層のダイオード特性を一様に揃えることができる不揮発性記憶装置を提供する。 - 特許庁
  • In a computer system (10) including a central processing unit (21), a cache memory (22) and a main storage device (30), the cache memory includes a control circuit (CTL) for making the prescribed way of the cache memory store data to be read from the main storage device according to access to an address in a prescribed address section by the central processing unit.
    中央処理装置（２１）、キャッシュメモリ（２２）および主記憶装置（３０）を含むコンピュータシステム（１０）において、キャッシュメモリは、中央処理装置による所定のアドレス区間内のアドレスへのアクセスに伴って主記憶装置から読み出されるデータをキャッシュメモリの所定のウェイに格納させる制御回路（ＣＴＬ）を備える。 - 特許庁
  • By making a configuration as stated above, when the controller unit 1 has a trouble, an external memory unit 14 is removed from the troubled controller unit 1 and installed to a new controller unit, and the internal data stored in the external memory 17 can be shifted to the internal memory of a new controller unit through the communication port 15.
    このように構成すると、コントローラユニット１が故障した際、この故障したコントローラユニット１から外部メモリユニット１４を取外して新規のコントローラユニットに装着することにより、外部メモリ１７に記憶した内部データを通信ポート１５を介して新規のコントローラユニットの内部メモリに移し替えることができる。 - 特許庁
  • A magnetic random access memory is provided with memory cells MC11∼MCnm having a TMR (tunneling magnetoresistive) element 10 and a selection element Tr, and a read-out circuit 50 reading out storage information from the TMR element by applying read-out voltage to a selected memory cell and making to flow in the TMR element through the selection element.
    磁気ランダムアクセスメモリは、ＴＭＲ素子１０と選択素子Ｔｒとを有するメモリセルＭＣ１１〜ＭＣｎｍと、選択したメモリセルに読み出し電圧を印加し、選択素子を介してＴＭＲ素子に電流を流すことにより、ＴＭＲ素子から記憶情報を読み出す読み出し回路５０とを備えている。 - 特許庁
  • In the semiconductor memory element using a ferroelectric-thin- film capacitor as its memory capacitor, by making a ferroelectric layer 7 included in the capacitor as a single-grain layer, reduction in grain boundaries present in a cell and reduction of the variations present between crystal grains are made possible, so as to realize a high-quality semiconductor memory element having the high production yield.
    強誘電体薄膜キャパシタをメモリキャパシタとして用いる半導体メモリ素子において、キャパシタ中の強誘電体層７を単一粒子とすることにより、セル内の粒界及び結晶粒間ばらつき低減を可能とし、高品質で製造歩留りの高い半導体メモリ素子を実現する。 - 特許庁
  • A hardware constitution is clearly divided into a data storage section 230 for successively capturing data timewise, a filter coefficient memory 260 for generating filter coefficients, a filter operation section 240 for operation based on the storage section and the memory, and a timing generation section 280 for making the data storage section, the filter coefficient memory, and the filter operation section in timing.
    時間的に順次データを取り込むデータ記憶部２３０、フィルタの係数を発生するフィルタ係数メモリ部２６０、それらを基に演算するフィルタ演算部２４０、並びに、これらのデータ記憶部、フィルタ係数メモリ部、及びフィルタ演算部をタイミングとって実行させるタイミング発生部２８０に明確に分けたハードウェア構成にした。 - 特許庁
  • The memory element 10 comprises a memory layer 3 disposed between a first electrode 2 and a second electrode 6, and consisting of an oxide containing tantalum or silicon and a rare earth element; and an ion source layer 4 containing any element selected from Cu, Ag, and Zn and making contact with the memory layer 3.
    第１の電極２と第２の電極６との間に記憶層３が配置され、この記憶層３に接して、Ｃｕ，Ａｇ，Ｚｎから選ばれるいずれかの元素が含まれたイオン源層４が設けられ、記憶層３がタンタル又はシリコンと希土類元素とを含有する酸化物から成る記憶素子１０を構成する。 - 特許庁
  • The management information memorized before is made possible to be utilized by providing an external memory means 29 which is attachable or detachable to/from outside of an optical disk reproducing apparatus, making the external memory means 29 memorize the management information of a disk 1. and switching the external memory means 29 to the other optical disk reproducing apparatus.
    光ディスク再生装置の外部から着脱可能な外部記憶手段２９を備え、ディスク１の管理情報を外部記憶手段２９に記憶させ、外部記憶手段２９を別の光ディスク再生装置に差し替えることにより、以前記憶した管理情報を利用することを可能にする。 - 特許庁
  • To provide such a transistor structure that can make a nonvolatile memory semiconductor device, having a flash memory section in which a memory transistor and a select transistor are formed and a logic section, in which a peripheral circuit transistor is formed on the same substrate to operate at high speed by suppressing the gate depletion, particularly in, the select transistor without making the processes complicated.
    メモリトランジスタとセレクトトランジスタとが形成されたフラッシュメモリ部と周辺回路トランジスタが形成されたロジック部とを同一基板上に有する不揮発性メモリ半導体装置において、工程を煩雑化することなく、特にセレクトトランジスタにおけるゲート空乏化を抑制し、高速動作可能なトランジスタ構造を提供する。 - 特許庁
  • The semiconductor storage device provided with memory cells for storing the data in accordance with whether electric charges such as an electron are accumulated or not in a floating gate FG, has a feature that the data desirable to be restored are stored by making these memory cells to a first memory cell Q2 having a first charge exchange capability and a second memory cell Q3 having a second charge exchange capability.
    本発明は、フローティングゲートＦＧに電子などの電荷を蓄積するまたはしないことによりデータを記憶するメモリセルを有する半導体記憶装置において、そのメモリセルを第１の電荷交換能力を持つ第１のメモリセルＱ２と第２の電荷交換能力を持つ第２のメモリセルＱ３にすることで、復活させたいデータを記憶させることを特徴とする。 - 特許庁
  • To obtain a non-volatile semiconductor memory and its erasing verifying method that can judge threshold voltage of a memory cell required for making a memory cell after erasing data a desired threshold voltage, at the time of erasing and verifying operation, with the same judging current as the judging current used for judging threshold voltage of a memory cell at the time of writing and verifying operation.
    消去ベリファイ動作時に、データ消去後のメモリセルを所望のしきい値電圧にするために必要なメモリセルのしきい値電圧の判定を、書き込みベリファイ動作時にメモリセルのしきい値電圧を判定する際に用いる判定電流と同一の判定電流で行うことができる不揮発性半導体記憶装置およびその消去ベリファイ方法を提供する。 - 特許庁
  • A method for erasing the memory cells in a memory array includes a step of applying erase pulses to the bits of the cell groups in a memory array, and a step of making erase verification only in the subgroups of the erased cell groups in order to check whether or not the threshold voltage (Vt) of the memory cell is as low as the erasure verification voltage level(EV).
    メモリアレイ内のメモリセルを消去するための方法であって、メモリセルアレイのセル集団のビットに消去パルスを加える段階と、メモリセルの閾値電圧（Ｖｔ）が消去確認（ＥＶ）電圧レベルまで下がっているか否かを検査するために、消去確認動作を、消去されているセル集団のサブグループだけで実行する段階と、を含んでいる方法である。 - 特許庁
  • A main control section 16 transfers the subscriber information stored in the 1st memory card 13 to the 2nd memory card 15 in the case of mounting the 2nd memory card 15, receives an incoming call signal from a base station to make ringing noticed and in the case of making a call, the 1st memory card 13 is replaced to make the call again.
    主制御部１６は、第２のメモリカード１５を装着する場合には、第１のメモリカード１３に記憶される加入者情報を、第２のメモリカード１５に転送し、この加入者情報に基づいて、基地局からの着信信号を受信して着信報知を行い、通話を行うには、再び第１のメモリカード１３に交換することにより、通話を行なうようにしたものである。 - 特許庁
  • It can lower the error correction clock frequency when reproducing by making the capacity large for the error correction area, and can improve the vibration-proof property when recording by making the capacity large for the shockproof memory area.
    特に、再生時にはエラー訂正領域に割り当てる容量を大きくすることでエラー訂正処理のクロック周波数が下げられ、記録時にはショックプルーフメモリ領域に割り当てる容量を大きくすることで耐震性能を向上することができる。 - 特許庁
  • To increase the inspection efficiency of a semiconductor integrated circuit having an incorporated BIST circuit self-inspecting a memory part in a chip by making possible a check in arbitrary timing, without monitoring the pass/fail decision on the memory part all the times.
    メモリ部をチップ内部で自己検査するＢＩＳＴ回路を内蔵した半導体集積回路装置において、メモリ部のパス／フェイルの判定を常時監視していなくても任意のタイミングにおいてチェックできるようにして、検査効率を高める。 - 特許庁
  • Prior to making a memory independently provided on the outside of a camera store image data photographed using an image pickup element from a camera memory 101a, it is determined whether or not a private image or data having a high confidentiality is added to the image data.
    撮像素子を用いて撮像した画像データをカメラメモリ１０１ａからカメラ外部に別途設けられたメモリに記憶させるのに先立って、画像データにプライベート画像又は機密性が高いことを示すデータが付加されているか否かを判定する。 - 特許庁
  • The controlling unit inputs the judgement results (information) in a memory unit 52 and after a power source is switched on and if information on the irregular temperature rising speed is available in the memory unit 52, the irregularities are displayed according to their types without making the fixed temperature control treatment.
    また、制御装置は、判定結果（情報）を記憶装置５２に書き込み、電源をオンした後に、異常温度上昇速度の情報が記憶装置５２にある場合には、定着温度制御処理を行うことなく、異常を種類別に表示する。 - 特許庁
  • A data processor (1) is provide with a central processing unit (2), a memory (5) which can be accessed from the central processing unit, a plurality of input/output circuits (12, 13), and an FIFO control circuit (6) for making the memory operate as the FIFO buffer of the input/output circuits.
    データプロセッサ（１）は、中央処理装置（２）と、中央処理装置によりアクセス可能なメモリ（５）と、複数の入出力回路（１２，１３）と、メモリを複数の入出力回路のＦＩＦＯバッファとして動作させるＦＩＦＯ制御回路（６）とを有する。 - 特許庁
  • To provide a memory device and system with the function to automatically fix software errors and a method for automatically fixing software errors making it possible to automatically fix software errors within the memory device and to automatically fix errors by accessing an external server if necessary.
    ソフトエラーをメモリ装置内で自動修復すると共に、必要な場合には外部サーバーにアクセスして自動修復することを可能とする、ソフトエラー自動修復機能付メモリ装置及びシステム並びにソフトエラー自動修復方法、を提供する。 - 特許庁
  • A plurality of net competing games such as mahjong, othello, poker, etc., are stored in a memory means 2 of game software and, when a game is selected by a game software distributing server making access from a user terminal, the matching game software is read out from the memory means 2.
    ゲーム・ソフト記憶手段２には、麻雀、オセロ、ポーカー等の複数のネット対戦ゲーム・ソフトが記憶されており、ユーザ・ターミナルからゲーム・ソフト配信サーバがアクセスされてゲームが選択されると、記憶手段２から該当ゲーム・ソフトが読み出される。 - 特許庁
  • This precharge technique is started with a clock signal for active memory sub-array in the integrated circuit device, having the DRAM apparatus and another mixed DRAM apparatus incorporated therein, and the technique is for making the starting edge of each clock start the precharge of the active memory sub-array.
    ＤＲＡＭ装置および他の混載ＤＲＡＭを組込んだ集積回路装置における、アクティブなメモリサブアレイのためのクロック信号に起動されるプリチャージ技術であって、各クロックの立上がりエッジが、アクティブであったメモリサブアレイにプリチャージを開始する技術。 - 特許庁
  • A chip 12 provided with the nonvolatile memory and a chip 13 for making the chip 12 normally operate are provided, and a control signal for controlling the nonvolatile memory to be mounted on the chip 12 is inputted to the chip 12 through the chip 13.
    不揮発性メモリを備えるチップ１２と、チップ１２を正常に動作させるためのチップ１３とを備えており、上記チップ１２に搭載される不揮発性メモリを制御するための制御信号は、チップ１３を介してチップ１２に入力される。 - 特許庁
  • A CPU 15 groups a plurality of audio files stored in a memory card 18 by making an arbitrary audio file as a key according to the operation of the operating switch of an operating switch group 26, and stores the data in the memory card 18 as a link data file.
    ＣＰＵ１５は、操作スイッチ群２６の操作スイッチの操作に応じて、任意のオーディオファイルをキーとして、メモリカード１８に記憶された複数のオーディオファイルをグループ化し、そのデータを上記メモリカード１８にリンクデータファイルとして記憶しておく。 - 特許庁
  • To provide a device for color imaging having a simplified construction as a result of making possible effectively usage of a memory which stores recording information corresponding to four colors contained in a color image information and enhancement of using efficiency of the memory.
    カラー画像情報に含まれる４色に対応する記録情報を記憶するメモリを有効に使用することで、メモリの利用効率を向上させることができ、この結果、装置の構成を簡略化できるカラー画像形成装置を提供する。 - 特許庁
  • To provide an address buffer of a flash memory including a nonvolatile section selecting code cell which can select an arbitrary sector so that a normal sector can be utilized by making a memory sector in which defect occurs in a highly integrated core product a disable-state.
    高集積のコアプロダクトにおいて欠陥の生じたメモリセクタを不能状態（ディスエーブル）にして正常セクタを利用できるように任意のセクタを選択することができる不揮発性区域選択コードセルを含むフラッシュメモリのアドレスバッファを提供すること。 - 特許庁
  • To provide a trace information processor capable of making a trace inspection in trouble by including a memory backed up by a battery and storing trace information in a computer device to the memory as a device connected to an input-output port of a computer device.
    コンピュータ装置の入出力ポートに接続する装置として、バッテリーでバックアップされたメモリを内蔵し、当該メモリに対してコンピュータ装置内のトレース情報を格納し、障害時のトレース調査を可能とするトレース情報処理装置を提供する。 - 特許庁
  • To provide an image output device capable of speeding up a drawing instruction to a memory by making it possible to access the memory in a word unit at high speed when optional rectangular patterns different in width and height are painted out.
    本発明は、幅高さの異なる任意の矩形パターンを塗りつぶす際にワード単位で高速にメモリにアクセス可能となることで、メモリへの描画命令の高速化を図ることができる画像出力装置を提供することを目的とする。 - 特許庁
  • To provide a sense amplifier circuit in which read-out speed is high and power consumption is low by stabilizing a potential of a bit line and making to flow a second current being smaller than a first current in a bit line for a fixed time to read out data of a memory cell after making a first current to quickly flow through a memory cell connected to a bit line.
    ビット線に接続するメモリセルに対して第１の電流を急速に流した後に、ビット線の電位を安定化させてメモリセルのデータを読み出すために第１の電流より小さい第２の電流を一定時間ビット線に流すことにより、読み出し速度が高速でかつ消費電力が小さいセンスアンプ回路を提供する。 - 特許庁
  • When detecting the execution instruction of the slave document in the process of executing the master document, a successive processing part 304 and a service making processing part 305 develop the service making information on the memory so as to execute the service by the description of the slave document and execute the service.
    順次処理部３０４とサービス化処理部３０５は、親文書を実行していく過程で子文書の実行指示を検出すると、子文書の記述によるサービスを実行できるようにそのサービス化情報をメモリ上に展開して当該サービスを実行する。 - 特許庁
  • To provide only required information to a user by displaying only information on a memory card capable of utilizing a main function of a reproducing device when a storage medium capable of making a non-contact communication and also making a communication via a contact communication means is made closer.
    非接触通信が可能で、接触通信手段を介して通信が可能な記憶媒体が近づけられた場合に、再生装置の主要な機能を利用可能なメモリーカードの情報のみを表示することで、ユーザーに必要な情報のみを提供する。 - 特許庁
  • To provide an epoch-making shape-memory alloy heat engine capable of increasing driving force with a simple structure, focusing on riding use, and without markedly enlarging a heater for heating a small pulley, and to provide a vehicle equipped with the shape-memory alloy heat engine.
    乗用に注目し、簡易な構成にして駆動力を増加させることができ、それでいて、小プーリを加熱するための加熱装置が大掛かりとならない画期的な形状記憶合金熱エンジン並びに形状記憶合金熱エンジンを用いた車両。 - 特許庁
  • In the same way, high speed read-out can be performed by making control gate voltage of a memory cell and selection gate voltage of the selection transistor different voltage also for DINOR, AND, NOR type cells and a NAND type cell to which one memory cell is connected.
    ＤＩＮＯＲ、ＡＮＤ、ＮＯＲ型セル及び１個のメモリセルを接続したＮＡＮＤ型セルに対しても、メモリセルの制御ゲート電圧と選択トランジスタの選択ゲートの電圧とを異なる電圧にすれば、同様に高速読み出しを可能にすることができる。 - 特許庁
  • The distribution data generation memory part 12 is equipped with a frequency data generation circuit 113 for making the value showing the size of the particles obtained by the signal processing part 112 in the measuring output part 11 correspond to the address in a memory 114, and executing increment of the content of the address.
    分布データ作成記憶部１２は、測定出力部１１における信号処理部１１２で得られた粒子の大きさを表す値を、メモリ１１４の番地に対応させ、その番地の内容をインクリメントするための頻度データ作成回路１１３を備えている。 - 特許庁
  • To provide a semiconductor memory device which enables a semiconductor substrate to be reduced in area by utilizing the parasitic capacitance in the semiconductor region where a memory cell array is formed as a stabilizing capacitor used for controlling and making the output potential of a step-up circuit constant.
    昇圧回路の出力電位を一定に制御するために用いる安定化容量に、メモリセルアレイが形成された半導体領域の寄生容量を利用することにより、半導体基板面積を削減できる半導体記憶装置を提供する。 - 特許庁
  • Supply of a current required for writing for a phase change memory element of a memory cell can be performed in the writing circuit 2 by making a voltage level of the power source (Vwrite) of the writing device higher voltage(Vwrite>VDD) than a voltage level of the power source (VDD).
    そして、書き込み装置の電源（Ｖｗｒｉｔｅ）の電圧レベルを、電源（ＶＤＤ）の電圧レベルよりも高電圧とすることで（Ｖｗｒｉｔｅ＞ＶＤＤ）、書き込み回路２においてメモリセルの相変化記憶素子への書き込みに必要な電流の供給を可能とする。 - 特許庁
  • A memory controller setting processing module 191d performs, at the time of power-ON of a personal computer, initial setting processing for making the RAM function as a component of the main memory based on the second SPD data stored in the SPD storage area 192.
    メモリコントローラ設定処理モジュール１９１ｄは、パーソナルコンピュータの電源オン時に、ＳＰＤ保存領域１９２に保存されている第２のＳＰＤデータに基づいて、ＲＡＭを主メモリの構成要素として機能させるための初期設定処理を行う。 - 特許庁
  • To effectively prevent reflection wave between a data bus and each memory device by turning ON a terminal resistance in the memory device; to suppress energy consumption as much as possible by actively turning OFF the terminal resistance when it is unnecessary while making a signal amplitude level the maximum.
    メモリデバイス内の終端抵抗をＯＮさせて、データバスと各メモリデバイスとの間における反射波を有効に防止し、それが不要であるときには積極的にＯＦＦしてできるだけ消費電力を抑えて、かつ信号振幅レベルを最大にする。 - 特許庁
  • To provide an image reading apparatus capable of reading both sides of a long original without making a memory size large in a configuration for reading front and rear images of the original by the first original carrying.
    一度の原稿搬送で原稿の表裏画像を読み取る構成において、メモリサイズを大型化することなく、長尺原稿の両面読取が可能な画像読取装置を提供する。 - 特許庁
  • By making the circuit operation lower in speed, the peak current can be reduced and the internal voltage step-down circuits are dispersedly arranged corresponding to the respective memory mats and the internal power source voltage supply operation can be efficiently and easily controlled in mat units.
    また、各メモリマットに対応して内部降圧回路を分散して配置しており、効率的にマット単位で内部電源電圧供給動作を容易に制御することができる。 - 特許庁
＜前へ 1 2 .... 4 5 6 7 8 9 10 11 12 .... 16 17 次へ＞

例文データの著作権について