The vertical signal line V1 is connected to a load MOS M51 via a common gate MOS M71 being a constant voltage means 3. 垂直信号線V1は、定電圧手段3であるゲート接地MOS M71を介して負荷MOS M51に接続される。 - 特許庁
MOS (Metal Oxide Semiconductor) TYPE SEMICONDUCTOR DEVICE MOS(MetalOxideSemiconductor)型半導体装置 - 特許庁
MOS CONSTANT CURRENT CIRCUIT MOS定電流回路 - 特許庁
In an output buffer circuit 31, the source of a P-channel MOS transistor M4 is connected to the gate of an N-channel MOS transistor M6 in a push-pull circuit 15, and the N-channel MOS transistor M6 is driven by an output from the source of the P-channel MOS transistor M4. 出力バッファ回路31において、PチャネルMOSトランジスタM4のソースは、プッシュプル回路15のNチャネルMOSトランジスタM6のゲートと接続され、PチャネルMOSトランジスタM4のソース出力によって、NチャネルMOSトランジスタM6が駆動される。 - 特許庁
HIGH-VOLTAGE MOS TRANSISTOR 高電圧MOSトランジスタ - 特許庁
POWER MOS TRANSISTOR CIRCUIT パワーMOSトランジスタ回路 - 特許庁
MOS GATE POWER DEVICE MOSゲ—ト電力装置 - 特許庁
MANUFACTURE OF MOS TRANSISTOR AND MOS TRANSISTOR MOSトランジスタの製造方法およびMOSトランジスタ - 特許庁
Then how the hell did you know what an mos was? 一体どうやったの MOSが何だったかわかってるの? - 映画・海外ドラマ英語字幕翻訳辞書
Then how the hell did you know what an mos was? 一体どうやったの mosが何だったかわかってるの? - 映画・海外ドラマ英語字幕翻訳辞書
MULTI-TERMINAL MOS VARACTOR マルチ端子型MOSバラクタ - 特許庁
A MOS FET 6 is connected in the middle of a loss path 32. 損失線路32の途中にMOS FET6が接続される。 - 特許庁
MOS TYPE SEMICONDUCTOR DEVICE MOS型半導体装置 - 特許庁
MOS-TYPE SEMICONDUCTOR DEVICE MOS型半導体装置 - 特許庁
MOS-TYPE SEMICONDUCTOR APPARATUS MOS型半導体装置 - 特許庁
PROTECTING CIRCUIT FOR MOS DEVICE MOSデバイスの保護回路 - 特許庁
MOS FIELD-EFFECT TRANSISTOR MOS電界効果トランジスタ - 特許庁
MOS FIELD EFFECT TRANSISTOR MOS電界効果トランジスタ - 特許庁
BOOT STRAP TYPE MOS DRIVER ブ—トストラップ型MOSドライバ— - 特許庁
MOS GATE SEMICONDUCTOR DEVICE MOSゲート半導体デバイス - 特許庁
MOS TRANSISTOR RESISTANCE CIRCUIT MOSトランジスタ抵抗回路 - 特許庁
COMPOSITE MOS TRANSISTOR CIRCUIT 複合MOSトランジスタ回路 - 特許庁
MOS TYPE VARACTOR MOS型可変容量素子 - 特許庁
MOS RESISTANCE CONTROLLER, MOS ATTENUATOR, AND WIRELESS TRANSMITTER MOS抵抗制御装置、MOS減衰器、無線送信機 - 特許庁
To make it possible to correct variation in an MOS in manufacturing. 製造時のMOSバラツキを補正することができるようにする。 - 特許庁
MOS TRANSISTOR AND MOS TRANSISTOR CIRCUIT USING THE SAME MOSトランジスタ及びこれを用いたMOSトランジスタ回路 - 特許庁
MOS TRANSISTOR AND ELECTRONIC DEVICE USING THE MOS TRANSISTOR MOSトランジスタおよび該MOSトランジスタを用いた電子装置 - 特許庁
MANUFACTURE FOR MOS SENSOR MOSセンサーの製造方法 - 特許庁
MOS DEVICE FOR ANALOG CIRCUIT アナログ回路用MOSデバイス - 特許庁
SIMULATION CIRCUIT FOR MOS TRANSISTOR MOSトランジスタの模擬回路 - 特許庁
MOS SOLID IMAGING DEVICE MOS型固体撮像装置 - 特許庁
EVALUATION OF MOS DEVICE MOSデバイスの評価方法 - 特許庁
MOS SOLID-STATE IMAGING APPARATUS MOS型固体撮像装置 - 特許庁
VERTICAL MOS SEMICONDUCTOR DEVICE 縦型MOS半導体装置 - 特許庁
METHOD OF FORMING MOS DEVICE MOSデバイスの形成方法 - 特許庁
TRANSVERSE POWER MOS-FET 横型パワーMOS−FET - 特許庁
MOS-TYPE TRANSISTOR FOR PHOTOCELL フォトセル用MOS型トランジスタ - 特許庁
DRIVER CIRCUIT OF MOS TRANSISTOR MOSトランジスタのドライバ回路 - 特許庁
LIGHT EMITTING ELEMENT OF MOS STRUCTURE MOS構造の発光素子 - 特許庁
MOS SOLID STATE IMAGING DEVICE MOS型固体撮像装置 - 特許庁
LATERAL MOS SEMICONDUCTOR APPARATUS 横型MOS半導体装置 - 特許庁
DRIVE CIRCUIT FOR MOS TRANSISTOR MOSトランジスタのドライブ回路 - 特許庁
MOS TRANSISTOR OUTPUT CIRCUIT MOSトランジスタ出力回路 - 特許庁
To provide dummy pattern design for reducing the performance drift of a MOS device caused by a difference of stress applied on the MOS device. MOSデバイスに加えられる応力の違いに起因するMOSデバイスの性能のドリフトを低減するダミーパターン設計を提供する。 - 特許庁
DESIGN OF MOS TRANSISTOR MOSトランジスタの設計方法 - 特許庁
COMPLEMENTARY MOS OUTPUT CIRCUIT 相補型MOS出力回路 - 特許庁
MOS FIELD EFFECT TRANSISTOR MOS型電界効果トランジスタ - 特許庁
FIELD EFFECT MOS TRANSISTOR 電界効果型MOSトランジスタ - 特許庁
MOS FIELD EFFECT TRANSISTOR MOS電界効果型トランジスタ - 特許庁
The pre-charge drive circuits 51-5q are formed in a cross region, and constituted of (n) channel MOS transistors NM1 and (n) channel MOS transistors NM2. プリチャージドライブ回路51〜5qは、クロス領域に形成され、nチャネル型のMOSトランジスタNM1と、nチャネル型のMOSトランジスタNM2とで構成されている。 - 特許庁