「NAND function」を含む例文一覧(18)

  • a NAND operation [function]
    NAND 演算[関数] - 研究社 英和コンピューター用語辞典
  • Allowed parameters are "set", "clear", "and", "andreverse", "copy", "andinverted", "noop","xor", "or", "nor", "equiv", "invert", "orreverse", "copyinverted" and"nand", that set the function to GXset, GXclear, GXand, GXandReverse,GXcopy, GXandInverted, GXnoop, GXxor, GXor, GXnor, GXequiv, GXinvert,GXorReverse, GXcopyInverted or GXnand, respectively.
    指定できるパラメータは以下の通りである(括弧内は設定される GC 関数):"set"(GXset), "clear"(GXclear), "and"(GXand),"andreverse"(GXandReverse), "copy"(GXcopy),"andinverted"(GXandInverted), "noop"(GXnoop),"xor"(GXxor), "or"(GXor), "nor"(GXnor), "equiv"(GXequiv),"invert"(GXinvert), "orreverse"(GXorReverse),"copyinverted"(GXcopyInverted), "nand"(GXnand)。 - XFree86
  • Further, both a logical inversion function required for operations as a lookup table and a NAND arithmetic function are provided to the NAND circuit U1 thereby the circuit elements can be more efficiently utilized in comparison with a method of merely attaching the NAND circuit to each circuit cell.
    また、ルックアップテーブルとしての動作に必要な論理反転の機能とＮＡＮＤ演算の機能とをＮＡＮＤ回路Ｕ１に併せ持たせることにより、ＮＡＮＤ回路を単純に回路セルに付け足す方式と比べて、回路素子を効率的に使用できる。 - 特許庁
  • In response to a signal to be input from the card bus 16, the controller 13 accesses either the NAND flash memory 11 by the controller function 13A or the NAND flash memory 12 by the controller function 13B.
    カードバス１６を介して入力される信号に応じて、コントローラ１３は、コントローラファンクション１３ＡによるＮＡＮＤフラッシュメモリ１１へのアクセス、あるいはコントローラファンクション１３ＢによるＮＡＮＤフラッシュメモリ１２へのアクセスの少なくともいずれかを行う。 - 特許庁
  • To enable storage data to be searched at high speed in a NAND type flash memory having a program verify function.
    本発明は、プログラムベリファイ機能を有するＮＡＮＤ型フラッシュメモリにおいて、記憶データを高速に検索できるようにする。 - 特許庁
  • To eliminate a NAND circuit in a DC-DC converter circuit provided with a current restriction function.
    本発明は、電流制限機能を備えるＤＣ−ＤＣコンバータ回路において、ＮＡＮＤ回路を省略することを目的とする。 - 特許庁
  • A semiconductor memory device includes: NAND flash memories 11 and 12 having first and second memory cell configurations; a controller 13 having a controller function 13A for controlling the NAND flash memory 11 and a controller function 13B for controlling the NAND flash memory 12; and a card bus 16 connected to the controller 13 for transferring a signal between the outside and the controller 13.
    第１，第２のメモリセル構成を持つＮＡＮＤフラッシュメモリ１１，１２と、ＮＡＮＤフラッシュメモリ１１を制御するコントローラファンクション１３Ａと、ＮＡＮＤフラッシュメモリ１２を制御するコントローラファンクション１３Ｂを有するコントローラ１３と、コントローラ１３に接続され、外部とコントローラ１３との間で信号の授受を行うためのカードバス１６とを備える。 - 特許庁
  • To minimize a deterioration in the performance of NAND memories and to perform management so as not to cause a useless memory block by individually making access even when there is even one defective block among a plurality of memory blocks in the case of accessing the plurality of memory blocks in parallel in a memory system having a function for accessing the plurality of memory blocks of a plurality of NAND memories in parallel.
    複数のNANDメモリの複数のメモリブロックに対して並列にアクセスする機能を有するメモリシステムにおいて、複数のメモリブロックに対して並列にアクセスする際、複数のメモリブロックのうち１つでも不良ブロックがある場合でも、単独にアクセスすることにより、NANDメモリの性能の低下を最小限に抑制し、かつ、無駄なメモリブロックが発生しないように管理する。 - 特許庁
  • The feedback signal is generated based on the logic AND or NAND function of timing signals of the base station itself and any nearby base station.
    フィードバック信号は、基地局自身と付近の基地局のタイミング信号の論理ＡＮＤあるいはＮＡＮＤ関数に基づいて生成される。 - 特許庁
  • For example, a reading boosting circuit 22 of the NAND cell type EEPROM includes a constant current circuit 30 provided with a current trimming function.
    たとえば、ＮＡＮＤセル型ＥＥＰＲＯＭの読み出し昇圧回路２２に、電流トリミング機能を備える定電流回路３０を設ける。 - 特許庁
  • When using a single tunnel gate approach, medium doped source/drain region (62) implantation conditions must be selected carefully for proper function of the NAND memory string.
    単一トンネル・ゲート手法の場合は、ＮＡＮＤメモリ・ストリングを適切に機能させるためにミデアムドープ・ソース／ドレイン領域（６２）注入条件を慎重に選択する必要がある。 - 特許庁
  • In order to limit power consumption in the resulting large-capacity content reference memory, the matching function is implemented by two or more NAND chains per word.
    結果として得られる大容量内容参照メモリにおける電力消費を制限するために、一致機能は、１ワードあたり２つ以上のＮＡＮＤチェーンによって実現される。 - 特許庁
  • The data of the command code stored in the NAND type flash memory 1-6 is transferred to the memory pool of an SDRAM 1-4, to run around in the pool memory by a function of a CPU 1-2.
    ＮＡＮＤ型フラッシュメモリ１−６に格納した命令コードのデータは、ＳＤＲＡＭ１−４のメモリプールに転送され、ＣＰＵ１−２の働きによってメモリプール内で走行する。 - 特許庁
  • To provide a memory control device capable of writing a large amount of data into a NAND memory at high speed by making effective use of the function of writing into a plurality of blocks at the same time, and a memory card using the memory control device.
    複数ブロック同時書き込み機能を有効に利用して高速に大量のデータをＮＡＮＤ型メモリへ書き込むことができるメモリ制御装置およびそれを用いたメモリカードを提供する。 - 特許庁
  • When the computer is powered ON, a POST program is executed and in the setting which makes the security function effective, an RFID chip 33 holds Removal Detect Enable at high level and outputs it to the control side of an analog switch 67 and one input side of a NAND element 63.
    コンピュータの電源投入で、ＰＯＳＴプログラムが実行され、セキュリティ機能を有効にする設定で、ＲＦＩＤチップ３３は、Removal Detect Enableをハイレベルにしアナログスイッチ６７の制御側及びＮＡＮＤ素子６３の一方の入力側に出力する。 - 特許庁
  • A NAND circuit 5 is configured to AND the data decision signal DT_n-1 and the inverted data decision signal DT_n+1 and to output its output to an input terminal PC of the function circuit 2 via an inversion element.
    ＮＡＮＤ回路５は、データ確定判定信号ＤＴ_ｎ−１と、反転されたデータ確定判定信号ＤＴ_ｎ＋１の論理積をとって、その出力を反転素子を介して機能回路２の入力端子ＰＣに出力するよう構成されている。 - 特許庁
  • In order to give a duty ratio adjustment function to a delay generating circuit DGD composed of multiple stage invertors within the variable delay circuit 2, (two) input NAND gates 20 and 30 of which input is an input signal S and delay outputs G1 and G2 of previous stage, are provided.
    可変遅延回路内の多段のインバータで構成される遅延発生回路ＤＧＤに、デューティ比調整機能を持たせるために、入力信号Ｓと前段の遅延出力Ｇ１，Ｇ２とを入力とする２入力ＮＡＮＤゲート２０，３０を設ける。 - 特許庁
  • An input cut function gets effective to block the input signal from the signal terminal 4a, when the control signal is an L-level, and the input signal from the signal terminal 4a is supplied to an input buffer 21a connected to an output terminal of the NAND gate 17, when the control signal is an H-level.
    この制御信号がＬレベルであれば、信号端子４ａからの入力信号を遮断する入力カット機能が有効となり、Ｈレベルであれば、信号端子４ａからの入力信号がＮＡＮＤゲート１７の出力端子に接続されている入力バッファ２１ａに供給される。 - 特許庁

例文データの著作権について