「Operands」を含む例文一覧(135)

<前へ 1 2 3 次へ>
  • OR carries out the logical OR between the source and destination operands
    ORは,原始オペランド(第一演算数)と先行オペランド(第二演算数)との間の論理和を求める - コンピューター用語辞典
  • The associated value is a string indicating the type of the operands and the operation.
    関連付けられている値は文字列で、その演算における被演算子の型を示します。 - Python
  • , , ^, |) with reflected(swapped) operands.
    , , ^, |) を実現しますが、メソッド呼び出しが行われる被演算子が逆転して (reflected, swapped: 入れ替えられて) います。 - Python
  • To deal with many instructions even if the number of operands required for instruction is large.
    命令に必要なオペランドの数が多くても、多くの命令を扱えるデータ処理装置を得る。 - 特許庁
  • An instruction is applied to sets of operands, comprising pixel data associated with different pixels.
    命令は異なるピクセルと関連付けられているピクセルデータを備えるオペランドの組に適用される。 - 特許庁
  • AND carries out the logical AND between the source and destination operands
    ANDは,原始オペランド(第一演算数)と行先オペランド(第二演算数)との間の論理積を求める - コンピューター用語辞典
  • The CPU 11 causes the display unit 15 to display output expression-side operands included in the output expression, out of operands of unary operation sections displayed by the display unit 15, in different display modes respectively.
    CPU11は、表示部15により表示される単項演算部のオペランドのうち、出力式に含まれる出力式側オペランドを、それぞれ異なる表示態様で表示部15に表示させる。 - 特許庁
  • Output from the execution unit is then sent to the CDICB to update the compacted set of operands.
    次に、実行ユニットからの出力がCDICBに送信され、短縮されたセットのオペランドを更新する。 - 特許庁
  • A reservation station 20 obtains from a register file 1-1 the instructions and the operands needed for executing the instructions.
    リザベーションステーション20は、レジスタファイル1−1から、命令と命令実行に必要なオペランドを得る。 - 特許庁
  • To provide a method for evaluating an expression, which comprises issuing parallel requests to acquire a plurality of operands.
    複数の演算数を取得するために、要求の並列の発行を含む、式を評価するための方法。 - 特許庁
  • The operands specified in the ACB or GENCB macro are inconsistent with each other or with the information in the catalog record
    ACBまたはGENCBマクロ内で指定したオペランドがたがいに,またはカタログレコード内の情報と矛盾している - コンピューター用語辞典
  • They must have since the parser can't tell the type of the operands.
    パーザが被演算子の型を識別できるようにするために、このような優先度でなければならないのです。 - Python
  • The cache stores the previously executed result data and operands for executing the arithmetic operation and outputs the corresponding results to bypass the process and calculation by a processor when the same operands are executed.
    前記キャッシュは、以前に遂行された結果データと算術演算を遂行するためのオペランドとを貯蔵し、同一のオペランドが遂行される場合、該当する結果を出力し、プロセッサによる処理及び演算をバイパスさせる。 - 特許庁
  • A pre-saturating multiplier inspects operands for a multiply operation prior to performing any multiplication.
    予め飽和させる乗算器は、任意の乗算を実行する前に、乗算演算のためのオペランドを検査する。 - 特許庁
  • To provide an apparatus and a method for executing an addition operation on operands A and B in order to obtain a result R.
    結果Rを得るためにオペランドA、Bに加算演算を実行する装置および方法を提供する。 - 特許庁
  • According to the table (1) Rg1 and the table (2) Rg2, registers are allocated to operands in an intermediate language expression IL.
    これら表(1)Rg1、表(2)Rg2に基づいて、中間語表現ILのオペランドにレジスタを割り付ける。 - 特許庁
  • The multiplier performs a multiplication operation about the 1st and 2nd operands and outputs 2N-bit results.
    乗算器は、第1および第2オペランドに関する乗算の演算を実行して、2Nビットの結果を出力する。 - 特許庁
  • Positional operands may be intermixed with options, but first positional operand must precede the second positional operand.
    位置オペランドはオプションと混在してもよいが、第1の位置オペランドは第2の位置オペランドの前になければならない。 - コンピューター用語辞典
  • Operands required by the processing are read from a register file.
    パイプライン処理中のリード・アフター・ライト・アクセス問題は、レジスタファイルのアドレス毎に個々のエントリを有するスコアボードを用いて回避されうる。 - 特許庁
  • In a floating-point arithmetic unit capable of quickly executing the arithmetic processing, a canceling prediction circuit 6 directly takes in operands before they pass selectors 2 and 3 and predicts canceling of the subtraction result in a subtractor 5 of operands.
    高速に演算処理を実行可能な不動小数点演算装置において、桁落ち予測回路(60)は、セレクタ(2、3)を通る前の被演算数を直接取り込み、前記被演算数の減算器(5)による減算結果の桁落ちを予測する。 - 特許庁
  • For int and long int operands, the result has the same type as the operands (after coercion) unless the second argument is negative; in that case, all arguments are converted to float and a float result is delivered.
    整数や長整数の被演算子の場合、第二引数が負でない限り、結果は (型強制後の) 被演算子と同じになります; 第二引数が負の場合、全ての引数は浮動小数点型に変換され、浮動小数点型が返されます。 - Python
  • The value of a conditional execute bit decides how the pixel data in a set of operands is to be processed by the ALUs.
    条件付き実行ビットの値はオペランドの組の中のピクセルデータがALUによってどのように処理されるかを決定する。 - 特許庁
  • A device provided with the cache is formed to output partial results for the partially coincident operands.
    そして、前記キャッシュを備えた装置は部分的に一致するオペランドのために、部分的に結果を出力できるように構成される。 - 特許庁
  • Cache coherence is the discipline that secures that changes in the values of shared operands are propagated throughout the system in a timely fashion.
    キャッシュ・コヒーレンスは,共用オペランド値の変更がタイミング良くシステム全体に確実に伝播されるように統制する仕組みである. - コンピューター用語辞典
  • This allows the interactive language to protect objects in expressions that users might not expect to modify the operands.
    このことによってこの会話形言語は、利用者が作用対象を変更しようとしないような表現でオブジェクトを保護できる。 - コンピューター用語辞典
  • If, upon receipt of a first subset of the operands, it is determined that a second subset of the operands is no longer required in respect of a particular time span, the request for the second subset is cancelled for that particular time span.
    演算数の第一のサブセットを受信した場合、上記演算数の第二のサブセットが、特定の期間に対する演算数をもはや必要としないとの決定が行われた場合には、その特定の期間に対する第二のサブセットに対する要求が取消される。 - 特許庁
  • In response to the first instruction, the execution resource calculates the dot product of at least two source operands for a specific data type including an integer and a floating point, and stores the result value in the same register or memory location as one of the source operands.
    第1の命令に応答して、実行リソースは、少なくとも2つのソースオペランドのドット積を整数および浮動小数点を含む特定のデータタイプに対して演算し、結果値を前記ソースオペランドのうちの1つと同じレジスタまたはメモリロケーションに格納する。 - 特許庁
  • For int and long int operands, the result has the same type as the operands(after coercion) unless the second argument is negative; in that case, all arguments are converted to float and a float result is delivered.
    通常整数および長整数の被演算子に対しては、二つ目の引数が負の数でない限り、結果は (型強制後の)被演算子と同じ型になります;負の場合、全ての引数は浮動小数点型に変換され、浮動小数点型の結果が返されます。 - Python
  • The adding circuit is configured to generate a sum of the pair of operands in response to the block carry signal, the carry propagation signal and the input carry signal.
    合算回路は、ブロックキャリー信号、キャリー伝達信号、及び入力キャリー信号に応答して被演算子の和を生成する。 - 特許庁
  • The first signal generation part is configured to generate a carry generation signal and a carry propagation signal in response to a pair of operands to be added.
    第1信号生成部は、合算される被演算子対に応答して、キャリー生成信号及びキャリー伝達信号を生成する。 - 特許庁
  • To efficiently transmit plural data operands through a common digital device in a self-time type for minimizing hardware requirements.
    ハードウェア要件を最小化するためにセルフタイム式で、複数のデータ・オペランドを共通のデジタル装置を次々と通して効率的に送る。 - 特許庁
  • To provide an Advanced Encryption Standard (AES) encryption instruction, having two operands, encrypting/decrypting data in at least two modes.
    少なくとも二つのモードでデータを暗号化/復号できる、二つのオペランドをもつ先進暗号化標準(AES)暗号化命令を提供する。 - 特許庁
  • Return a new AddressList instance that contains all addresses in both AddressList operands, with duplicates removed (setunion).
    二つの AddressList 被演算子中の双方に含まれるアドレスについて、重複を除いた (集合和の) 全てのアドレスを含む新たな AddressList インスタンスを返します。 - Python
  • To increase the arithmetic processing speed by predicting canceling without waiting for comparison between characteristic parts for alignment of operands.
    桁落ち予測を被演算数の桁合わせのための指数部の大小比較を持つことなく行うことにより、演算処理をより高速化すること。 - 特許庁
  • The data management section 23 rewrites instructions and data of operands common in the IL program and a ladder program which are developed in a work memory 41.
    データ管理部23は、作業メモリ41に展開されているILプログラムおよびラダープログラムに共通の命令およびオペランドのデータを書き替える。 - 特許庁
  • A computing unit 11 can receive an input of either of read-out data from a register and an immediate value as each of two operands.
    演算器11は、2つのオペランドのそれぞれとしてレジスタからの読み出しデータと即値のいずれかの入力を受けることが可能である。 - 特許庁
  • A 2nd adder circuit 30 receives other parts 32, 34 and 36 of the operands to be added together with corresponding carry-in inputs 68 and 70.
    第2加算器回路30は、加算されるべきオペランドの別の部分32,34,36を、対応するキャリーイン入力68,70とともに受け取る。 - 特許庁
  • A procedure for checking the depending relation of the operands is bypassed by the bypass route 221 on an assumption that effective contents are stored in a register 550 in a data processor.
    レジスタ550に有効な内容が記憶されていると仮定して、バイパス経路221によって、オペランドの依存関係をチェックする手順をバイパスする。 - 特許庁
  • This adder 10 has a 1st adder circuit 20 which receives parts 22, 24, 26 of operands to be added together with corresponding carry-in inputs 50 and 52.
    加算器10は、加算されるべきオペランドの一部22,24,26を、対応するキャリーイン入力50,52とともに受け取る第1加算器回路20を有する。 - 特許庁
  • Subtraction of a datetime from a datetime is defined only if both operands are naive, or if both are aware.
    datetime から datetime の減算は両方の被演算子がnaive であるか、両方とも aware である場合にのみ定義されています片方が aware でもう一方が naive の場合、 TypeError が送出されます。 - Python
  • When the number of the processing units 31 is smaller than the number of words of modulus N, a plurality of words whose operands are in sequence are equally processed by each processing unit 31.
    処理ユニット31の数が法Nのワード数より少ない場合には、各処理ユニット31で被演算子の連続する複数ワードの処理を均等に行う。 - 特許庁
  • Consequently, canceling is predicted without waiting for selective operation of selectors 2 and 3 and alignment of operands based on comparison between characteristic parts of operands in a comparison circuit 1, and the presence or the absence of the canceling prediction error accompanied with this prediction is detected by a prediction error detection circuit 10.
    従って、桁落ちを予測する際に、比較回路(1)による被演算数の指数部の大小比較によりセレクタ(2、3)を選択動作させて被演算数の桁合わせを待つことなく、前記桁落ちを予測し、これに付随した桁落ち予測誤差の有無が予測誤差検出回路(100)により検出される。 - 特許庁
  • When a calculator creates calculation questions to be displayed, operands are determined by random numbers, and an operator is also determined by a random number.
    電卓において表示する計算問題が作成される際、被演算数と演算数が乱数を基づいて決定され、また、演算子も乱数に基づいて決定される。 - 特許庁
  • In one embodiment, parameters derived from the operands are altered such that when the multiply operation is performed on altered parameters, the multiplier produces a saturated result.
    一実施形態では、オペランドから得られたパラメータは、乗算演算が変更されたパラメータに関して実行されると、乗算器が飽和した結果を生成するように変更される。 - 特許庁
  • A control program development support device 10 has a program editor and a variable table, wherein the program editor has an operand input part for inputting operands corresponding to trespective instruction words.
    制御プログラム開発支援装置10は、プログラムエディタと変数テーブルを有し、プログラムエディタは各命令語に対応するオペランドを入力するためのオペランド入力部を有する。 - 特許庁
  • By multiplexing of operation codes and reversal process of operands, in instruction transfer from a ROM 500, before and after the transfer, bit transition ratios between the operation codes and between the operands generated at pipeline processing within an instruction decoder 400 is lowered to enable lowering of the operation transition probability of the circuits relating to the pipeline processing within the instruction decoder 400.
    オペレーションコードの多重化とオペランドの反転処理により、ROM500からの命令移行時に、その移行前後で、命令デコーダ400内でパイプライン処理の際に生成されるオペレーションコード相互、およびオペランド相互のビット遷移率を低くして、命令デコーダ400内のパイプライン処理に関わる回路の動作遷移確率の低減を可能にする。 - 特許庁
  • A conditional instruction configured to receive one or more operands as inputs, to output to a target the result of an operation performed on the operands if a condition is satisfied, and not to provide an output if the condition is not satisfied, is executed such that the conditional instruction unconditionally provides an output to the target.
    1つ以上のオペランドを入力として受け取り、条件が満たされている場合はオペランドに関して行われた演算の結果をターゲットに出力し、条件が満たされていない場合は出力を提供しないように構成された条件付き命令が、無条件で前記ターゲットに出力を提供するような形で実行される。 - 特許庁
  • An accelerated calculation method of a group operation association on a finite field is provided as a result of an adjustment made to ensure that at least one of the operands has a relatively small bit-length.
    有限体における群演算結合の促進された計算法が、オペランドの少なくとも1つが、相対的に小さなビット長を有するように調整することにより提供される。 - 特許庁
  • To provide a computer-implemented method, system and computer program for retrieving arbitrarily aligned vector operands within a highly threaded Network On a Chip (NOC) processor.
    高スレッド化ネットワーク・オン・ア・チップ(NOC)プロセッサ内の任意に整列されたベクトル・オペランドを検索するためのコンピュータによって実行される方法、システム、およびコンピュータ・プログラムを提供することにある。 - 特許庁
  • An operand analysis circuit detects, with reference to exponents of the operands A and B, the presence of a leading bit cancellation condition.
    これは、オペランドA、Bに対する修正された仮数部を生成するために、シフト表示の決定に応じて、両方のオペランドの仮数部のいくつかの最上位ビットを廃棄するように作用する。 - 特許庁
<前へ 1 2 3 次へ>

例文データの著作権について

  • コンピューター用語辞典
    Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved.
  • 特許庁
    Copyright © Japan Patent office. All Rights Reserved.
  • 大規模オープンソース日英対訳コーパス
    この対訳コーパスは独立行政法人情報通信研究機構の研究成果であり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。
  • Python
    Copyright 2001-2004 Python Software Foundation.All rights reserved.
    Copyright 2000 BeOpen.com.All rights reserved.
    Copyright 1995-2000 Corporation for National Research Initiatives.All rights reserved.
    Copyright 1991-1995 Stichting Mathematisch Centrum.All rights reserved.