「PLD」を含む例文一覧(190)
＜前へ 1 2 3 4 次へ＞- A programmable logic device (PLD) includes a circuit that controls a supply voltage of at least a portion of a circuit within the PLD (such as a block, a sub-block, or a region).
プログラム可能なロジックデバイス（ｐｒｏｇｒａｍｍａｂｌｅ ｌｏｇｉｃ ｄｅｖｉｃｅ）｛ピーエルデー（ＰＬＤ）｝は該ピーエルデー内の回路の少なくとも１部分（ブロック、サブブロック、又は領域の様な）の供給電圧を制御する回路を有する。 - 特許庁 - A programmable logic device ("PLD") is augmented with programmable clock data recovery ("CDR") circuitry to allow the PLD to communicate via any one of a large number of CDR signaling protocols.
プログラマブルロジックデバイス（“ＰＬＤ”）が多数のＣＤＲシグナリングプロトコルのうちの任意のものによって交信することを可能にするため、このＰＬＤにプログラマブルクロックデータ復元（“ＣＤＲ”）回路を装備する。 - 特許庁 - A programmable logic device ("PLD") is augmented with programmable clock data recover ("CDR") circuitry to allow the PLD to communicate via any of a large number of CDR signaling protocols.
プログラマブルロジックデバイス（“ＰＬＤ”）が多数のＣＤＲシグナリングプロトコルのうちの任意のものによって交信することを可能にするため、このＰＬＤにプログラマブルクロックデータ復元（“ＣＤＲ”）回路を装備する。 - 特許庁 - A programmable logic device (PLD) includes a circuit that controls a supply voltage of at least a portion of the circuitry within the PLD (such as a block, a sub-block, or a region).
プログラム可能なロジックデバイス（ｐｒｏｇｒａｍｍａｂｌｅ ｌｏｇｉｃ ｄｅｖｉｃｅ）｛ピーエルデー（ＰＬＤ）｝は該ピーエルデー内の回路の少なくとも１部分（ブロック、サブブロック、又は領域の様な）の供給電圧を制御する回路を有する。 - 特許庁 - A programmable logic device ("PLD") is installed with a programmable clock data recover ("CDR") circuitry to allow the PLD, to communicate via any of a large number of CDR signaling protocols.
プログラマブルロジックデバイス（“ＰＬＤ”）が多数のＣＤＲシグナリングプロトコルのうちの任意のものによって交信することを可能にするため、このＰＬＤにプログラマブルクロックデータ復元（“ＣＤＲ”）回路を装備する。 - 特許庁 - The PLD 244 provides information relating to inter-GPP master/slave relationship to each device.
ＰＬＤ２４４は、各ＧＰＰ間におけるマスタとスレーブの関係に関する情報を、各デバイスに提供する。 - 特許庁 - The same PLD can be sold with or without the specialized circuitry capability by providing or not providing the interconnection.
同一のＰＬＤは、相互接続および特殊回路網能力の有無に関せず販売され得る。 - 特許庁 - The first and second circuits are portions of user design implemented by using resources of the PLD.
第一および第二の回路は、ＰＬＤのリソースを使ってインプリメントされるユーザ設計の一部である。 - 特許庁 - The manipulation technique of the nanometer structure using the PLD method can be applied to the thick-film-exchange spring magnet.
ＰＬＤ法を用いたナノ構造のマニュピュレ−ション技術を厚膜交換スプリング磁石に適用できる。 - 特許庁 - A programmable decryption circuit forming means, such DSP and PLD, is prepared within a printing apparatus.
印刷装置内にＤＳＰ、ＰＬＤ等のプログラマブルな復号化回路形成手段を予め用意しておく。 - 特許庁 - Initially targeting CMOS tiny chip designs, course materials have recently been modified for programmable logic devices (PLD's).
当初はCMOSの小さなチップ・デザインを目標としていたが, 最近では教材はPLD用のものに変更された. - コンピューター用語辞典 - Also, the PLD 530 is provided between the CPU 500 for the display control and an LCD module 540 as well and a voltage level tolerance gate 535 for stabilizing an output voltage is formed at the PLD 530.
また、表示制御用ＣＰＵ５００とＬＣＤモジュール５４０との間にもＰＬＤ５３０が設けられていて、このＰＬＤ５３０には、出力電圧を安定化するための電圧レベルトレランスゲート５３５が形成されている。 - 特許庁 - The treating agent for collagenoses or autoimmune diseases contains a phospholipase D (PLD), especially preferably a glycosylphosphatidylinositol anchor-type phospholipase D (GPI-PLD) or its gene.
本発明の治療薬は、ホスホリパーゼＤ（ＰＬＤ）、特に好ましくはグリコシルホスファチジルイノシトールアンカー型ホスホリパーゼＤ（ＧＰＩ−ＰＬＤ）又はその遺伝子を含有する膠原病もしくは自己免疫疾患用治療薬である。 - 特許庁 - A printed board structure is constituted such that the PLD (5) set in a spare land (6) of a substrate (2) is connected to signal lines (3) of the IC (1) by a spare signal pattern (7) to use the PLD (5) as a substitute of the IC (1).
本発明によるプリント基板構造は、基板（２）の予備ランド（６）に設けたＰＬＤ（５）を予備信号パターン（７）によってＩＣ（１）の信号ライン（３）に接続し、ＰＬＤ（５）をＩＣ（１）の代りに用いる構成である。 - 特許庁 - To provide a PLD (Programmable Logic Device) circuit capable of reducing power consumption, and to provide an integrated circuit device and an electronic equipment etc.
消費電力を低減できるＰＬＤ回路、集積回路装置及び電子機器等を提供すること。 - 特許庁 - To provide a method and device for performing the configuration of both a PLD array and an embedded logic from a single serial bit stream.
ＰＬＤコアのコンフィグレーションに加えて、埋め込みロジック・デバイスのセット・アップを行うための方法を提供する。 - 特許庁 - The CDR circuit may be integrated with the PLD, or it may be made wholly or partly on a separate integrated circuit.
ＣＤＲ回路は、ＰＬＤ内に内蔵するか、完全あるいは部分的に独立した集積回路とすることができる。 - 特許庁 - The CDR circuitry may be integrated with the PLD, or it may be wholly or partly on a separate integrated circuit.
ＣＤＲ回路は、ＰＬＤ内に内蔵するか、完全あるいは部分的に独立した集積回路とすることができる。 - 特許庁 - The CDR circuitry may be integrated with the PLD, or it may be wholly or partly on a separate integrated circuit.
ＣＤＲ回路は、ＰＬＤ内に内蔵するか、完全あるいは部分的に独立した集積回路とすることができる。 - 特許庁 - The PLD 70 displays the information on the executing position output from the CPU 101 on the 7-segment display 71.
ＰＬＤ７０は、ＣＰＵ１０１から出力された上記実行位置情報を７セグメントディスプレイ７１に表示する。 - 特許庁 - To suppress the deterioration of picture quality such as color smear and banding due to belt speed variation caused by PLD variation.
ＰＬＤ変動によるベルト速度変動によって生じる色ずれやバンディング等の画質低下を抑制することである。 - 特許庁 - To achieve highly precise belt drive by specifying a pitch line distance (PLD) influencing a belt moving speed at high precision.
ベルト移動速度に影響を及ぼすピッチ線距離（ＰＬＤ）を高い精度で特定し、高精度なベルト駆動を実現する。 - 特許庁 - The CDR circuit can be built in the PLD, or it can be made entirely or partially independent integrated circuit.
ＣＤＲ回路は、ＰＬＤ内に内蔵するか、完全あるいは部分的に独立した集積回路とすることができる。 - 特許庁 - To suppress a decrease in picture quality such as color slurring and banding due to belt speed variation resulting from PLD variation.
ＰＬＤ変動によるベルト速度変動によって生じる色ずれやバンディング等の画質低下を抑制することである。 - 特許庁 - On the other hand, the hardware nets 16 are generated in the PLD 13 as a virtual circuit space and made to be erasable.
一方、ハードウェア・ネット１６は、仮想回路空間であるＰＬＤ１３内に、生成され且つ消去可能とされる。 - 特許庁 - In a communication path between the microprocessor (MP) 111 and boot memories 115 and 117, a PLD 121 is interposed.
マイクロプロセッサ（以下、ＭＰ）１１１と、ブートメモリ１１５、１１７との間の通信経路上に、ＰＬＤ１２１が介在する。 - 特許庁 - Further, the first and second supply voltages are supplied by an external regulator (303) of the PLD.
また、第一および第二の供給電圧は、プログラマブルロジックデバイス（ＰＬＤ）外部のレギュレータ（３０３）によって提供される。 - 特許庁 - To provide a data processing technology that can rewrite firmware and a PLD (programmable logic device) independently while securing stable operation.
安定な動作を確保しつつ、ファームウェアとＰＬＤとを独立に書き換え可能なデータ処理技術を提供する。 - 特許庁 - One aspect of the inventive concepts relates to methods of parallelizing the CAD software such as PLD CAD software.
本発明のコンセプトの一局面は、ＰＬＤ ＣＡＤソフトウェアのようなＣＡＤソフトウェアをパラレル化する方法に関する。 - 特許庁 - To obtain a signal processor in small circuit scale by storing a program for digital signal processor(DSP) and a program for programmable logic device(PLD) in one program memory concerning the signal processor composed of a DSP and a PLD.
本発明はＤＳＰおよびＰＬＤからなる信号処理装置に関し、ＤＳＰ用のプログラムとＰＬＤ用のプログラムを１つのプログラムメモリに格納することにより、回路規模の小さな信号処理装置を実現することを目的とする。 - 特許庁 - To provide special processing blocks for a programmable logic device (PLD) with logic for reducing or eliminating dependence on a universal programmable resource of the PLD by facilitating execution of a larger multiplication than the one to be executed in a single block.
プログラマブルロジックデバイス（ＰＬＤ）のための特殊処理ブロックで、単一のブロック内で実行され得るよりも大きな乗算の実行を容易にして、ＰＬＤの汎用プログラマブルリソースへの依存を低減または排除するロジックを備えるものを提供すること。 - 特許庁 - The peripheral specialized regions, which are not connected to the remainder of the PLD and one or both of the PL regions and the conventional I/O regions (and may be made on separate dies from the remainder of the PLD mounted on a common substrate) have contacts for metallization traces (35) or other interconnections to connect the peripheral specialized regions to the remainder of the PLD.
ＰＬＤ残部、および、ＰＬ領域と従来式入力／出力領域の一方または双方の領域に接続されていない（そして、共通基板に実装されたＰＬＤ残部とは別個のダイから製造され得る）周辺特殊領域は、該領域をＰＬＤの残部に接続するため、メタライゼーショントレース（３５）または他の相互接続用のコンタクトを有する。 - 特許庁 - To provide an architecture capable of mapping, onto a PLD or the like, global cell automata GCAs which is capable of utilizing parallelism of algorithms.
アルゴリズムの並列性を利用することのできるグローバルセルオートマトンＧＣＡをＰＬＤ等にマップできるアーキテクチャを提供する。 - 特許庁 - To provide a PLD architecture capable of arranging an IP function block so as to optimize a routing architecture of a base signal.
ベース信号のルーティングアーキテクチャを最適にするようにＩＰ機能ブロックを配置できるＰＬＤアーキテクチャを提供すること。 - 特許庁 - In adjustment of this infinite phase shifter 100, correspondent contents are written in the PLD by obtaining compensation data for each output measuring point.
この無限移相器１００の調整には、出力測定ポイント毎に補正データを得て対応内容をＰＬＤに書き込む。 - 特許庁 - The integrated circuit such as a programmable logic device (PLD) or the like includes multiple channels (30-0 to 30-3) of data communications circuitry.
プログラマブルロジックデバイス（ＰＬＤ）などの集積回路は、データ通信回路網の多数のチャネル（３０−０〜３０−３）を含む。 - 特許庁 - The ignition control method and device using the PLD is constituted to input an ignition trigger signal 3 inputted to the PLD 1, to a gate circuit 4 and to turn on each of photocouplers 6, 8 using the pair of start signals 5, 7 to turn on the relay 21.
本発明によるＰＬＤを用いた点火制御方法及び装置は、ＰＬＤ（１）に入力される点火用トリガ信号（３）をゲート回路（４）に入力し、１対の起動信号（５，７）を用いて各フォトカプラ（６，８）をオンとしてリレー（２１）をオンとする構成である。 - 特許庁 - An output limit power calculating means 54 calculates an output limit power (PLD) which is the upper limit of the power to be supplied to the motor 10 based on the upper limit amount of power generation (Ifc_-LMT), upper limit discharge power (Pcap_-o), and power consumption (Pload) of auxiliary devices of instrumentation.
出力制限電力算出部５４は、上限発電量（Ｉfc_LMT）と上限放電電力（Ｐcap_o）と電装補機の消費電力（Ｐload）とに基づいて、モータ１０に対して供給可能な電力の上限である出力制限電力（PLD）を算出する。 - 特許庁 - To provide a multiplier with a logic reducing or excluding dependency of a programmable logic device (PLD) on a universal programmable resource by facilitating execution of multiplication larger than multiplication which can be executed in a single block in specialized processing blocks for the PLD.
プログラマブルロジックデバイス（ＰＬＤ）のための特殊処理ブロックで、単一のブロック内で実行され得るよりも大きな乗算の実行を容易にして、ＰＬＤの汎用プログラマブルリソースへの依存を低減または排除するロジックを備えるものを提供すること。 - 特許庁 - The PLD has: the memory 213 storing information inputted from an information source 15 present outside the PLD; a circuit element group 3 comprising a plurality of circuit elements; and the logic circuit 2 constructed on the circuit element group according to the information inside the memory.
ＰＬＤ（２１７）が、ＰＬＤの外に存在する情報源（１５）から入力された情報を記憶するメモリ（２１３）と、複数の回路要素から成る回路要素群（３）と、メモリ内の情報に従って回路要素群上で構築された論理回路（２）とを備える。 - 特許庁 - The relation between a pressure drop PLf by the air inflow channel 23p (gas inflow channel) and the cathode off-gas outflow channel 24p (gas outflow channel), and a pressure drop PLd by the cathode-side gas diffusion layer 16 is determined to be (PLd/PLf)×100>9(%).
空気流入流路２３ｐ（ガス流入流路）およびカソードオフガス流出流路２４ｐ（ガス流出流路）の圧力損失ＰＬｆと、カソード側のガス拡散層１６の圧力損失ＰＬｄとの関係を、ＰＬｄ／ＰＬｆ×１００＞９（％）とする。 - 特許庁 - A PLD(programmable logic device) device 104 monitors the reception of a trigger packet, and upon receiving the trigger packet, outputs an enabling signal to a micro processor 105.
ＰＬＤデバイス１０４はトリガパケットの受信を監視し、トリガパケットを受信すると、マイクロプロセッサ１０５へイネーブル信号を出力する。 - 特許庁 - The MPU 9 reads circuit data from an ROM 23, and writes the circuit data in an FPGA(field programmable gate array) or a PLD(programmable logic device) as a logic device 22.
ＭＰＵ９は、ＲＯＭ２３から回路データを読み出し、ロジック・デバイス２２としてのＦＰＧＡあるいはＰＬＤ等に書き込む。 - 特許庁 - On the rear surface of an n-type β-Ga_2O_3 substrate 2, an n-type electrode 20 comprising at least a Ti layer is formed by a PLD method.
ｎ型β−Ｇａ_２Ｏ_３基板２の下面に、ＰＬＤ法により少なくともＴｉ層からなるｎ型電極２０を形成する。 - 特許庁 - To solve the problem that writing burdens are large in the case of start and restart when a program is written to FPGA/PLD by using a processor and a ROM.
プロセッサやＲＯＭを使ってＦＰＧＡ／ＰＬＤにプログラムを書込むのでは、起動時およびリスタート時に書込む負担が大きい。 - 特許庁 - The memory map comprises the programmable logic device(PLD), a central processing unit(CPU) and two or more registers allowed a construction to communicate to the CPU.
プログラマブル・ロジック・デバイス（ＰＬＤ）と、中央処理ユニット（ＣＰＵ）と、そのＣＰＵと通信する複数の構成可能レジスタとを備える。 - 特許庁 - An n-type electrode 20 composed of at least a Ti layer is formed on the lower face of an n-type β-Ga_2O_3 substrate 2 by a PLD method.
ｎ型β−Ｇａ_２Ｏ_３基板２の下面に、ＰＬＤ法により少なくともＴｉ層からなるｎ型電極２０を形成する。 - 特許庁 - Provided is an array change circuit (PLD) for changing an array of channels allocated to input and output terminals of the electronic circuit (ASIC).
電子回路（ＡＳＩＣ）の入出力端子に割り当てるチャンネルの配列を変更するための配列変更回路（ＰＬＤ）を設ける。 - 特許庁 - A data for configuring a circuit is prepared which guarantees updating of a data for configuring a circuit of a control board which uses PLD, and a method for restoring from a trouble with the data configuring a circuit of PLD is provided by switching the data for configuring a circuit which is to be used automatically or manually.
ＰＬＤを用いた制御基板の回路構成用データを更新することを保証した回路構成用データを用意し、自動または手動で使用する回路構成用データを切り替えて、ＰＬＤの回路構成のデータにトラブルが発生した場合の復帰方法を備える。 - 特許庁 - A plurality of processing functions included in an inputted control design CAD drawing are assigned to a processing function executed by the MPU module 3 and a processing function executed by the PLD module 2 such that respective free capacities of the MPU module 3 and the PLD module 2 do not become prescribed values or below.
ＭＰＵモジュール３及びＰＬＤモジュール２の空き容量がそれぞれ所定値以下にならないように、入力させた制御設計ＣＡＤ図に含まれる複数の処理機能を、ＭＰＵモジュール３に実行させる処理機能と、ＰＬＤモジュール２に実行させる処理機能とに割り振る。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
- Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved.
