「PROGRAMMABLE LOGIC」を含む例文一覧(753)
＜前へ 1 2 .... 6 7 8 9 10 11 12 13 14 15 16 次へ＞- By using a material capable of sufficiently reducing an OFF-state current of a transistor such as an oxide semiconductor material that is a wide bandgap semiconductor for a transistor of a memory part of a programmable switch for controlling wiring connections among individual logic blocks, the transistor is configured.
各論理ブロック間の配線接続を制御するプログラマブルスイッチのメモリ部のトランジスタに、トランジスタのオフ電流を十分に小さくすることができる材料、例えば、ワイドバンドギャップ半導体である酸化物半導体材料を用いて当該トランジスタを構成する。 - 特許庁 - A programmable logic circuit apparatus is provided with a circuit information storage means 102 separate from a configuration memory, and a circuit information editing means 103 for generating the circuit information of a designated circuit by using the circuit information stored in the storage means 102.
プログラマブル論理回路装置に、コンフィギュレーションメモリとは別の回路情報記憶手段１０２と、この記憶手段１０２に記憶された回路情報を用いて、指定された回路の回路情報を生成する回路情報編集手段１０３とを設ける。 - 特許庁 - The device is provided with A/D converters 4 and 5 for converting the analog output signal of an object 1 to be inspected (high frequency module) to a digital signal and a programmable logic IC (FPGA) 6, in which a circuit for processing the output signals of the A/D converters 4 and 5 is written.
被検査物（高周波モジュール）１のアナログ出力信号をデジタル信号に変換するためのＡＤコンバータ４，５と、ＡＤコンバータ４，５の出力信号を信号処理するための回路が書き込まれたプログラマブルロジックＩＣ（ＦＰＧＡ）６とを備える。 - 特許庁 - An acquisition means 105 transfers designated circuit information from an application program to an editing means 300 and acquires circuit information of a designated circuit coming from the editing means 300 and constitutes the designated circuit into the programmable logic circuit by this circuit information.
取得手段１０５は、アプリケーションプログラムよりの指定回路情報を、編集手段３００に渡し、編集手段３００から到来する指定された回路の回路情報を取得し、この回路情報によりプログラマブル論理回路に指定された回路を構成する。 - 特許庁 - To reduce energy consumption by an air conditioner by a simple means only by modifying a part of an universal PLC (programmable logic controller), to secure a stable operating state of a humidifier and a heater even when indoor sensible heat load is high, and to keep proper control.
汎用ＰＬＣを一部改修するだけの簡便な手段によって、空調装置の消費エネルギーを削減するとともに、室内の顕熱負荷が大きいような場合でも加湿器及び加熱器の安定的な運転状態を確保し、適切な制御を維持する。 - 特許庁 - To provide a programmable logic controller (PLC) which includes a means for preventing an object code of a system library from unauthorized access and makes a support tool upload and use necessary information in programming or editing of the system library in the support tool.
システムライブラリのオブジェクトコードに対する不正アクセスを防止する手段を備えると共に、支援ツールでのシステムライブラリのプログラミングや編集の際に必要な情報については支援ツールにアップロードして使用させることができるプログラマブル・ロジックコントローラを提供すること。 - 特許庁 - A plurality of specialized processing blocks in a programmable logic device, including multipliers and circuitry for adding results of those multipliers, can be configured as a larger multiplier by adding to the specialized processing blocks selectable circuitry for shifting multiplier results before adding.
乗算器と、これらの乗算器の結果を加算する加算器のための回路網とを含むＰＬＤ内の複数の特殊処理ブロックは、加算する前に乗算器の結果をシフトするための選択可能な回路網を、該特殊処理ブロックに追加することによって、より大きな乗算器として構成され得る。 - 特許庁 - This nonvolatile memory device realizes a logic switch that uses a nonvolatile resistive storage element in which a resistance state changes according to a current value or a programmable register that uses the nonvolatile resistive storage element to be able to adjust redundancy and a reference level in a software manner.
本発明に係る不揮発性メモリ装置は、電流値に従い抵抗状態が変化する不揮発性抵抗記憶素子を利用したロジックスイッチ、又は不揮発性抵抗記憶素子を利用したプログラマブルレジスタを実現してソフトウェア的にリダンダンシー及びレファレンスレベルを調整することができるようになる。 - 特許庁 - When a line indicator (line information terminal device) 3 reads the data of the event information from the programmable logic controller 2, a URL is acquired on the basis of the data of the event information and data of a web image designated by the acquired URL area read from a web server 6.
そして、ライン表示器（ライン情報端末装置）３がプログラマブルロジックコントローラ２からイベント情報のデータを読み出したとき、そのイベント情報のデータに基づきＵＲＬを取得し、その取得したＵＲＬにより指定されたＷｅｂ画面のデータをＷｅｂサーバー６から読み出す。 - 特許庁 - The editing means 300 generates circuit information of a circuit being specified by specified information from the acquisition means 105 in a state which can be utilized without reconfiguring a circuit which is configured in the programmable logic circuit 104 through the use of the circuit information acquired from the storage means 200.
編集手段３００は、取得手段１０５からの指定情報により指定される回路の回路情報を、記憶手段２００から取得した回路情報を用いて、プログラマブル論理回路１０４に構成されている回路を再構成することなく利用する状態で、生成する。 - 特許庁 - To solve the problem that costs are increased due to increase of the number of controllers (field control stations) though the controllers are distributively arranged and subsystem communication modules are arranged to direct connection nodes of the controllers in order to realize subsystem communication with PLCs (programmable logic controllers) dotted in a wide range.
広範囲に点在するＰＬＣとのサブシステム通信を実現するために、コントローラ（フィールドコントロールステーション）を分散配置して、これらのコントローラの直結ノードにサブシステム通信モジュールを配置していたが、コントローラの台数が増加することによってコスト高になってしまうという課題を解決する。 - 特許庁 - The information processing system is provided with a PLC (programmable logic controller) 42 for controlling an equipment facility 41, a computer 31, a video output converter 151 for converting the display video signal of the computer 31 into a format suitable for long distance transmission, and for transmitting it to a video signal line, and an explosion-proof operation display device 100.
情報処理システムは、設備機器４１を制御するＰＬＣ４２と、コンピュータ３１と、コンピュータ３１のディスプレイ映像信号を長距離伝送に適した形式に変換し映像信号線上に送信する映像出力変換器１５１と、防爆型操作表示装置１００とを有する。 - 特許庁 - To provide the programmable logic controller which can speedily judge whether or not a read process may be performed without requiring memory capacity for storing the whole program on a peripheral tool side when the user program is read out of the peripheral tool, and its control method.
周辺ツールからユーザプログラムを読み出すに際して、周辺ツール側にプログラム全体を格納することができるメモリ容量を要求することなく、かつ読み取り処理を実行していいか否かの判断を迅速に行なうことができるプログラマブルロジックコントローラおよびその制御方法を提供する。 - 特許庁 - To reduce the load of program preparation for network management in a controller equipped with programmable logic controllers A1, B1, and C1 with which a device such as an equipment to be controlled or a sensor is connected, display devices A2, B2, and C2 corresponding to them, and host computer for controlling them.
制御対象機器１２やセンサ１３などのデバイスが接続されるプログラマブル・ロジック・コントローラＡ１，Ｂ１，Ｃ１と、それに対応する表示装置Ａ２，Ｂ２，Ｃ２と、それらを制御するホストコンピュータ１１とを備える制御装置において、ネットワーク管理のためのプログラム作成の負担を軽減する。 - 特許庁 - To provide a data aggregating type PLC (programmable logic controller), which is mounted on control equipment, aggregates/integrally manages control data held by a plurality of connected PLCs, sensors and devices, and simply controls the plurality of PLCs, sensors and devices at the same time of day.
制御機器に搭載されるＰＬＣにおいて、接続される複数のＰＬＣやセンサや装置が持つ制御データを集約・一元管理すると共に、これら複数のＰＬＣ、複数のセンサおよび装置を同時刻に簡便に制御するデータ集約型ＰＬＣを提供すること。 - 特許庁 - To reduce the load of program preparation for network management in a controller equipped with programmable logic controllers A1, B1, and C1 with which a device such as equipment to be controlled or a sensor is connected and display devices A2, B2, and C2 corresponding to them, and host computer for controlling them.
制御対象機器１２やセンサ１３などのデバイスが接続されるプログラマブル・ロジック・コントローラＡ１，Ｂ１，Ｃ１と、それに対応する表示装置Ａ２，Ｂ２，Ｃ２と、それらを制御するホストコンピュータ１１とを備える制御装置において、ネットワーク管理のためのプログラム作成の負担を軽減する。 - 特許庁 - To reduce labor for the preparation of a program for network management with respect to a controller provided with plural programmable logic controllers(PLCs) to be connected to devices such as equipment to be controlled and sensors, plural display devices corresponding to respective PLCs and a host computer for controlling these devices.
制御対象機器１２やセンサ１３などのデバイスが接続されるプログラマブル・ロジック・コントローラＡ１，Ｂ１，Ｃ１と、それに対応する表示装置Ａ２，Ｂ２，Ｃ２と、それらを制御するホストコンピュータ１１とを備える制御装置において、ネットワーク管理のためのプログラム作成の負担を軽減する。 - 特許庁 - A voltage shortage of a battery is detected by a voltage detection circuit 10 and a hysteresis comparator circuit 11, and in this detection, a voltage shortage is notified by providing a programmable logic device 12 restraining operation signals of an opening section 7 and forcefully operating a relay circuit 13 of a mechanical brake.
電圧検出回路１０及びヒステリシスコンパレータ回路１１によりバッテリの電圧不足を検出し、この検出では操作部７による操作信号を抑止し、かつ機械ブレーキのリレー回路１３を強制動作させるプログラマブル・ロジック・デバイス１２を設けることでバッテリ電圧不足を知らせる。 - 特許庁 - A programmable logic controller 100 for writing the firmware into the mounted target module includes: an original module 150 having a memory unit in which the firmware is stored in advance, and a CPU module 120 having a copying device for reading the firmware from the original module and for copying it to the target module.
実装されたターゲット・モジュールにファームウェアを書き込むプログラマブル・ロジック・コントローラにおいて、 前記ファームウェアが予め書き込まれた記憶部を備えたオリジナル・モジュールと、 このオリジナル・モジュールから前記ファームウェアを読み込み、前記ターゲット・モジュールに複製する複製装置を備えたＣＰＵモジュールと を備える。 - 特許庁 - To obtain a remote monitor control system where a control terminal placed at a remote place can correct, update or make other operations on a control part, an I/F part and a special unit use program or the like of a control application program for a PLC(Programmable Logic Controller) controlling installed units resulting in optimizing the entire program.
設備機器を制御するＰＬＣの制御アプリケーションプログラムのコントロール部、Ｉ／Ｆ部や特殊ユニット用プログラム等を遠隔に設置した制御端末から修正、更新等することができ、ひいてはプログラム全体の最適化に供することのできるリモート監視制御方式を得る。 - 特許庁 - The present invention relates to a programmable anti-aliasing system for a camera 100 and this system includes: an anti-aliasing logic circuit 170 for characterizing at least one image using the camera 100 and an optical control device 175, associated with the anti-aliasing logic circuit 170 operably, for introducing blur of various extends during image capture operations by the camera 100 based on the characterized image.
カメラ１００用のプログラム可能なアンチエイリアシングシステムであって、カメラ１００により少なくとも１つの画像を特徴付けるアンチエイリアシング論理回路１７０と、アンチエイリアシング論理回路１７０と動作可能に関連付けられ、前記特徴付けられた画像に基づいてカメラ１００による画像捕捉操作中に様々な程度のぼかしを導入する光学制御装置１７５とを含んでなるシステムを提供する。 - 特許庁 - This programmable logic system has a configuration RAM 12 in which supplied configuration data are written, a logic module 11 which constitutes a circuit defined by the configuration data written in the configuration RAM 12, and a management circuit 13, which manages writing of the configuration data to the configuration RAM 12 in the management circuit 13, supply of the configuration data to the configuration RAM 12 is managed according to revision of the configuration data.
供給されたコンフィグレーションデータが書き込まれるコンフィグレーションＲＡＭ１２と、そのコンフィグレーションＲＡＭ１２に書き込まれたコンフィグレーションデータによって定義される回路を構成するロジックモジュール１１と、コンフィグレーションＲＡＭ１２ヘのコンフィグレーションデータの書き込みを管理する管理回路１３とを有し、管理回路１３において、前記コンフィグレーションデータのリビジョンに応じて、前記コンフィグレーションデータの前記コンフィグレーションＲＡＭ１２への供給を管理する。 - 特許庁 - The programmable logic circuit device includes a plurality of computing elements 10 each of which includes a first path to which a flip flop circuit 16 having a first clock signal inputted thereto is connected and a second path to which a lookup table 12 and a flip flop circuit 14 having a second clock signal inputted thereto are connected.
第１のクロック信号を入力するフリップフロップ回路１６が接続された第１の経路と、ルックアップテーブル１２と第２のクロック信号を入力するフリップフロップ回路１４とが接続された第２の経路と、を備える複数の演算器エレメント１０を本プログラマブル論理回路装置は備える。 - 特許庁 - To provide a programming device of a programmable logic controller for executing a sequence program by allocating it to a plurality of tasks whose start cycles are different, which has a function of detecting that the writing of bit data is generated from those tasks whose cycles are different to the same address, and informing a program preparer of the result.
シーケンスプログラムを起動周期の異なる複数のタスクに割り付けて実行するプログラマブル・ロジック・コントローラにおいて、周期の異なるタスクから同一のアドレスに対して、ビットデータの書き込みが発生することを検出し、プログラム作成者に通知する機能を有するプログラマブル・ロジック・コントローラのプログラミング装置を提供する。 - 特許庁 - A programmable logic device is provided which comprises first operational circuitry, second operational circuitry, routing driver circuitry coupled to an output signal of the first operational circuitry, routing receiver circuitry coupled to an input of the second operational circuitry, and an interconnection conductor that extends from the driver circuitry to the receiver circuitry.
本発明によれば、第１の演算回路と、第２の演算回路と、第１の演算回路の１出力信号に結合されたルーティングドライバ回路と、第２の演算回路の１入力に結合されたルーティングレシーバ回路と、ドライバ回路からレシーバ回路へ延在している相互接続コンダクタを備えた、プログラマブルロジックデバイスが提供される。 - 特許庁 - When an error is detected in the block data then, the block data to be block data of other configuration data corresponding to the block data where an error has been detected which have no error are read, the block data where the error has been detected are replaced by the block data having no error, and the configuration data having no error are set to the programmable logic device.
そのとき、ブロックデータにエラーが検出された場合、エラーが検出されたブロックデータに対応する他のコンフィギュレーションデータのブロックデータでエラーのないブロックデータが読み出され、エラーが検出されたブロックデータが、そのエラーのないブロックデータに置き換えられて、エラーのないコンフィギュレーションデータがプログラマブルロジックデバイスに設定される。 - 特許庁 - The system, which organizes communication between a master station 1 and slave stations (11 to 17) and networks the slave stations (11 to 17) using a plurality of programmable logic controllers, has in the slave stations (11 to 17), memories (110 to 170) capable of monitoring communication between the master station 1 and the plurality of slave stations (11 to 17).
主局１と従局（１１〜１７）の間を通信で編制すると共に、前記従局（１１〜１７）に複数のプログラマブルロジックコントローラを用いてネットワークで結合したシステムにおいて、前記主局１と前記複数の従局（１１〜１７）との通信をモニターすることのできるメモリ（１１０〜１７０）を前記従局（１１〜１７）に備える。 - 特許庁 - Each instruction of the pipeline processing is executed in a computing step that comprises parallel processing of an instruction fetch IF for reading instructions from a programmable memory, an instruction decode ID for the instructions read, and a memory access MA, and the execution EXE of a logic operation that does not use data read by the memory access, if the data are not necessary.
パイプライン処理の各命令の実行は、 プログラムメモリから命令を読み出すインストラクションフェッチＩＦと、 読み出した命令のインストラクションデコードＩＤとメモリアクセスＭＡの並行処理と、 メモリアクセスで読み出したデータが不要であればそれを仕様しない論理演算の実行ＥＸＥとからなる演算ステップとする。 - 特許庁 - A programmable logic controller 101 which controls the subject of control by repeatedly running the ladder sequence program 102 at fixed intervals according to signals inputted from the subject of control is provided with a ladder action result transmission program 105 which outputs the result of ladder action to the outside each time one sequence cycle of the ladder sequence program ends.
制御対象からの入力信号を基にラダーシーケンスプログラム１０２を所定周期で繰り返し実行し前記制御対象を制御するプログラマブルロジックコントローラ１０１に、前記ラダーシーケンスプログラムの１シーケンスサイクル終了毎にラダー動作結果を外部出力するラダー動作結果送信プログラム１０５を設ける。 - 特許庁 - To provide a safe PLC (Programmable Logic Controller), sequence program creation support software and a method for determining a sequence program, for allowing a user to judge whether or not the output is the output where the safety is assured in shorter period of time and more exactly by allowing the output part automatically to determine whether or not the output is the output where safety is assured.
シーケンスプログラムの出力部が、安全が保証された出力であるか否かを自動的に判定し、より短時間にかつより正確に安全が保証された出力であるか否かをユーザが判断できる、安全ＰＬＣ、シーケンスプログラム作成支援ソフトウェア及びシーケンスプログラムの判定方法を提供する。 - 特許庁 - The programmable logic controller is provided with the digital interface 27 transmitting/receiving a digital signal in accordance with a protocol in which a first identifier identifying the type of a device and a second identifier showing a region storing data on the device are previously specified at every device.
本発明にかかるプログラマブルロジックコントローラは、機器の種別を識別する第１識別子と該機器に関するデータを格納する領域を示す第２識別子とが機器ごとに少なくとも予め規定されているプロトコルに従ってディジタル信号を送受信するディジタルインターフェース２７を備えて構成される。 - 特許庁 - To solve such a problem that a PLC (Programmable Logic Controller) function can only perform sequential control for input/output states basically, and welding output data and robot operation information in a welding robot for performing welding cannot be taken into the sequential control to process with the PLC function, in an industrial robot incorporating the PLC function.
従来の、ＰＬＣ機能を内蔵している産業ロボットにおいて、ＰＬＣ機能はあくまで入出力状態に関するシーケンス制御を行う機能のみとなっており、溶接を行う溶接ロボットにおける溶接出力データやロボット運転情報をＰＬＣ機能でのシーケンス制御に取り込んで処理するといったことはできない。 - 特許庁 - When the video signals encoded by encoding methods for TV broadcasting are input to the control circuit of the display, in each of the programmable logic ICs 31 and 32, a decoder circuit 53a for the video signals and a driver control circuit 62a for driving the display by impulse driving are formed by one of program sets stored in accordance with the individual coding methods.
テレビジョン放送用の符号化方法で符号化された映像信号が入力される場合、各プログラマブルロジックＩＣ３１・３２には、各符号化方法に対応して記憶されたプログラムセットのうちの１つによって、当該映像信号のデコーダ回路５３ａと、インパルス駆動によってディスプレイを駆動するドライバ制御回路６２ａとが形成される。 - 特許庁 - The program management device is provided with a project management means integrally managing subprojects constructed for each program for sharing various processing in the user application program respectively, a signal name in the user application program, and a signal definition defining allocation to actual addresses used in the programmable logic controller and managing a project configuring the user application program.
ユーザアプリケーションプログラム中のそれぞれ違う処理を分担するプログラムごとに構成したサブプロジェクトと、ユーザアプリケーションプログラム中の信号名とプログラマブルロジックコントローラ内で使用する実アドレスとの割り付けを定義した信号定義とを統合して管理し、ユーザアプリケーションプログラムを構成するプロジェクトを管理するプロジェクト管理手段を設けた。 - 特許庁 - The programmable controller comprises an internal output element to operate in conjunction with an external output element and a sequence program with a simulation control logic incorporated therein for providing, in conjunction with operation of the internal output element, a virtual input value to an external input element to be changed in status afterwards when an ON/OFF status of the external output element is changed.
プログラマブルコントローラは、外部出力要素に連動して動作する内部出力要素と、その外部出力要素のオンオフ状態を変化させた場合に、その後、状態の変化が予定されている外部入力要素に対して、内部出力要素の動作に連動して仮想入力値を与える模擬制御ロジックが組み込まれたシーケンスプログラムを有している。 - 特許庁 - The system provides a software module executable in the data processing terminal and a hardware module via a network by inputting a data processing procedure, a processing time constraint, and a scale of the programmable logic circuit in the data processing terminal according to a processing procedure different by user, while referring to corresponding processing from a prepared software library and a hardware library.
ユーザーにより異なる処理手順に応じて、データ処理手順と、処理時間制約と、データ処理装置が持つプログラマブル論理回路の規模を入力することにより、予め用意してあるソフトウェアライブラリとハードウェアライブラリから該当する処理を参照して、データ処理端末で実行可能なソフトウェアモジュールとハードウェアモジュールをネットワークを介して提供するシステム。 - 特許庁 - A resource board for a circuit emulator holds other emulation resources such as a programmable logic device (PLD) and a random access memory (RAM), and employs both hard-wired and network-based virtual signal paths to flexibly route signals between the emulation resources on the resource board and resources mounted on other resource boards, workstations and other external equipment.
回路エミュレータ用のリソースボードは、プログラマブル論理デバイス（ＰＬＤ）とランダムアクセスメモリ（ＲＡＭ）のような他のエミュレーションリソースを具備し、ハードワイヤードでネットワークベースの仮想信号通路を用いてリソースボード上のエミュレーションリソースと、他のリソースボード上に取り付けられたリソース及びワークステーション並びに他の外部機器の間に柔軟に信号を送る。 - 特許庁 - To provide a slave for a PLC (Programmable Logic Controller), reducing a load on a user program on the PLC side, and allowing real-time abnormality detection of a photoelectric sensor, when executing a sensor abnormality diagnostic method using a projection light intensity changeover, in a sensing system wherein a plurality of transmission type photoelectric sensors are connected to the PLC through the slave.
複数台の透過型光電センサをスレーブを介してＰＬＣに接続してなるセンシングシステムにおいて、投光光量切替を利用したセンサ異常診断方法を実施するについて、ＰＬＣ側のユーザプロクラムの負担を軽減すると共に、リアルタイムな光電センサの異常検知を可能とするＰＬＣのスレーブを提供すること。 - 特許庁 - Each of the programmable interconnects, the pass devices, the look-up table circuits, and/or the multi-input logic circuits has at least one or more dynamic threshold metal oxide semiconductor (DTMOS) transistors, full-depleted metal oxide semiconductor (FDMOS) transistors, partially depleted metal oxide semiconductor (PDMOS) transistors and/or double-gate metal oxide semiconductor transistor.
プログラマブルな相互接続部、パスデバイス、ルックアップテーブル回路、及び／又は多入力論理回路の各々は、ダイナミックしきい値金属酸化物半導体（ＤＴＭＯＳ）トランジスター、完全空乏化金属酸化物半導体（ＦＤＭＯＳ）トランジスター、部分空乏化金属酸化物半導体（ＰＤＭＯＳ）トランジスター、及び／又は２段ゲート金属酸化物半導体トランジスターの１つ以上を有する。 - 特許庁 - When the designation information of the circuit information of a circuit to be reconfigurated is inputted to a programmable logic circuit part 104, the means 103 reads needed circuit information from the means 102, extracts the compression, generates circuit information designated by the designation information, transfers the generated circuit information to the configuration memory 106 and reconfigures a circuit.
プログラマブル論理回路部１０４に再構成する回路の回路情報の指定情報が入力されたときに、回路情報編集手段で、回路情報記憶手段から必要な回路情報を読み出し、圧縮を解凍して、指定情報で指定された回路情報を生成し、その生成した回路情報をコンフィギュレーションメモリ１０６に転送して、回路を再構成する。 - 特許庁 - The method consists of the processing of a part of an output signal S1 from the unit 1 by using a programmable logic circuit 18 when the signal S1 is issued, the storage of a parameter value corresponding to the processed signal and the provision of an access to the stored parameter value to the microprocessor 14 at frequency matched with the operation frequency of the microprocessor 14 itself.
この方法は、前記ユニットからの出力信号Ｓ_１の一部をそれらが発行されるときにプログラマブル論理回路１８を用いて処理することと、前記処理された信号に対応するパラメータ値を記憶することと、前記マイクロプロセッサ自身の動作周波数に整合する周波数で前記記憶されたパラメータ値へのアクセスを前記マイクロプロセッサ１４に与えることとからなる。 - 特許庁 - When the designated circuit information of the circuit to be reconstituted is inputted to a programmable logic circuit portion 104, the circuit is reconstructed by reading necessary circuit information from the storage means 102 in the editing means 103 by depressing compression by the generation of the circuit information designated by designated information, and by transferring the generated circuit information to the configuration memory 106.
プログラマブル論理回路部１０４に再構成する回路の回路情報の指定情報が入力されたときに、編集手段１０３で、記憶手段１０２から必要な回路情報を読み出し、圧縮を解凍して、指定情報で指定された回路情報を生成し、生成した回路情報をコンフィギュレーションメモリ１０６に転送して、回路を再構成する。 - 特許庁 - A method for determining a data rate in a serial interface channel for a programmable logic device operating at a clock rate includes; monitoring the channel for occurrence of a single bit transition, and concluding that the data rate is virtually a multiple of the clock rate based on detection of a plurality of single bit transitions in a predefined duration.
クロックレートにおいて動作しているプログラマブルロジックデバイスのシリアルインターフェースチャネルにおけるデータレートを決定するための方法であって、この方法は、単一ビット遷移の発生について、チャネルをモニタすることと、所定の継続時間における複数個の単一ビット遷移の検出に基づいて、データレートは実質的にクロックレートの倍数であると結論付けることとを包含する、方法。 - 特許庁 - The emulator is characterized by a storage part for storing a program corresponding to a wireless communication system, a signal processing circuit programmable to a desired logic circuit, and an execution part which programming the signal processing circuit by reading the program from the storage part and controls the signal processing circuit so as to execute at least either modulation or demodulation of data for communication with the object to be tested.
本装置は、無線通信方式に対応したプログラムを格納する記憶部と、所望の論理回路にプログラミング可能な信号処理回路と、記憶部からプログラムを読み出して信号処理回路をプログラミングすると共に、信号処理回路に被試験対象と通信するデータの変調または復調の少なくとも一方を行なわせる実行部とを設けたことを特徴とするものである。 - 特許庁 - In this temperature controller system equipped with a plurality of temperature controllers connected to a programmable logic controller, a temperature controller as a master includes a file creation part for creating an electronic file in which the information of a temperature controller being a slave is described from a standard setting list read by communicating with the temperature controller being a slave and a file recording part for recording the electronic file.
プログラマブル・ロジック・コントローラに接続される複数台の温調計を備える温調計システムにおいて、マスタとする前記温調計に、スレーブとなる前記温調計と通信して読み出した標準設定リストからスレーブとなる前記温調計の情報が記載された電子ファイルを生成するファイル作成部と、前記電子ファイルを記録するファイル記録部とを設ける。 - 特許庁 - When an operator, etc., operates an input device 2 to input the contents of the interlock matrix 5 handed over from a machine maker together with a program generation instruction, a rearrangement table 8 and the ladder circuit diagram 9 are generated according to a previously registered register table 11 and the contents of the interlock matrix 5 and then the program for the programmable logic controller is generated according to the ladder circuit diagram 9.
オペレータなどによって入力装置２が操作されて、プログラム作成指示とともに、機械メーカーなどから渡されたインターロックマトリックス５の内容などが入力されたとき、予め登録されているレジスタ表１１と、インターロックマトリックス５の内容とに基づき、並び替え表８、ラダー回路図９を作成した後、このラダー回路図９に基づき、プログラマブルロジックコントローラ装置用のプログラムを作成する。 - 特許庁 - The ladder program development support device having a display part displaying data acquired from a programmable logic controller on the monitor screen has: a monitor value composition part generating ladder data for displaying the data of the device and a ladder together; a balloon comment data creation part creating balloon data based on an input format; and a display data composition part composing the ladder data and a balloon comment.
プログラマブル・ロジック・コントローラから取得したデータをモニタ画面に表示する表示部を備えたラダー・プログラム開発支援装置において、デバイスのデータとラダーとを併せて表示するラダー・データを生成するモニタ値合成部と、入力されたフォーマットに基づいて吹き出しデータを作成する吹き出しコメント・データ作成部と、前記ラダー・データと前記吹き出しコメントとを合成する表示データ合成部とを備える。 - 特許庁 - In this entrance and leaving management system, similarly, it is detected by a wandering report machine whether a person detected by an infrared sensor has an ordinary transmitting type transmitter corresponding to a wandering report and emergency call machine or wandering report and position detecting machine for detecting a wandering aged person or not, and the logic judgment is reversed by the programmable controller, whereby the person having no ordinary transmitting type transmitter is sensed.
同様に本発明の入退場管理システムでは赤外線センサーに検出した人物を徘徊老人を感知する徘徊お知らせ緊急呼出機叉は徘徊お知らせ位置検知機に対応した常時発信型送信機を持っているか否かを徘徊お知らせ機で感知してプログラマブルコントローラーによりその論理判断を逆転させることにより常時発信型送信機を持っていない人物を感知する。 - 特許庁 - j) Digital devices employing compound semiconductors that fall under any of the following (excluding those used for storage elements employing compound semiconductors, analog-to-digital converters, digital-to-analog converters, electro-optical integrated circuits or optical integrated circuits used for signal processing, field programmable logic devices, devices using neural networks, custom integrated circuits, FFT processors and those designed for use in other goods
ヌ 化合物半導体を用いたデジタル方式のものであって、次のいずれかに該当するもの（マイクロプロセッサ、マイクロコンピュータ、マイクロコントローラ、化合物半導体を用いた記憶素子用のもの、アナログデジタル変換用のもの、デジタルアナログ変換用のもの、信号処理用の電気光学的集積回路又は光集積回路、フィールドプログラマブルロジックデバイス、ニューラルネットワークを用いたもの、カスタム集積回路、ＦＦＴプロセッサ及び他の貨物に使用するように設計したものを除く。） - 日本法令外国語訳データベースシステム - The constitution data blocks of the field programmable logic 6 divided into independently reconstitutable blocks are stored in a memory 8 for constitution data storage, and a reconstitution control part 7 reads constitution data blocks 13 out of the memory 8 one by one in order and selects and reconstitutes the constitution data blocks 13 requested to be reconstituted according to the constitution data header parts 15 of the read constitution data blocks 13.
独立に再構成可能なブロックに分割されたフィールドプログラマブルロジック６の構成データブロック１３を構成データ格納用メモリ８に格納しておき、再構成制御部７により、構成データ格納用メモリ８からフィールドプログラマブルロジック６の構成データブロック１３をブロック単位で順次読み出し、その読み出した構成データブロック１３の構成データヘッダ部１５のヘッダ情報から、再構成を要求する構成データブロック１３を選択して再構成を行うように構成する。 - 特許庁
- ※この記事は「日本法令外国語訳データベースシステム」の2010年9月現在の情報を転載しております。
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
