「Packet writing」を含む例文一覧(58)
1 2 次へ＞- A packet writing unit 30 stores the packet to be transmitted by the transmitter in one or more segment.
パケット書込部３０は、本装置において伝送すべきパケットを１以上のセグメントへ格納する。 - 特許庁 - A transmitter 4 transmits a writing address (address conversion packet) before transmitting the first packet of a command.
送信装置４はコマンドの最初のパケットを送る前に書込みアドレス（アドレス変換パケット）を送る。 - 特許庁 - The packet buffer FIFO memory device includes a writing means for writing the writing packet data in the memory while specifying a writing address, a reading means for sequentially reading the packet data from the memory while specifying a reading address and a state control means for performing the FIFO control for the writing means and the reading means.
書き込みパケットデータについて書き込みアドレスを指定しつつメモリへの書き込みをなす書込み手段と、読み出しアドレスを指定しつつメモリからパケットデータを順次読み出す読出し手段と、書込み手段と読出し手段についてFIFO制御をなす状態制御手段と、を含む。 - 特許庁 - An advertisement window size writing section writes the window size into the ACK packet.
広告ウィンドウサイズ書き込み部は、ウィンドウサイズをＡＣＫパケットに書き込む。 - 特許庁 - To attain the reproduction of data recorded with a packet writing by a reproducing device produced before the specification of the packet writing is established.
パケットライティングによって記録されたデータをパケットライティングの規格制定以前に生産された再生装置で再生することを可能にする。 - 特許庁 - During the reading time of the retransmission packet reading, writing to a next video signal packet buffer is performed.
この再送パケットの読み出しの読み出し期間中に、次の映像信号のパケットバッファへの書き込みが行われる。 - 特許庁 - On receiving an instruction to suspend writing a first packet data from a network processor, a control circuit 10 suspends writing the first packet data, stores a second packet data received from the network processor into a FIFO 24, and resumes writing the first packet data on receiving an instruction to suspend writing a second packet data from the network processor.
制御回路１０は、ネットワークプロセッサから第１のパケットデータの書き込みの中断指示を受けたときに、第１のパケットデータの書き込みを中断し、ＦＩＦＯ２４にネットワークプロセッサから受けた第２のパケットデータを格納し、ネットワークプロセッサから第２のパケットデータの書き込みの中断指示を受けたときに、第１のパケットデータの書き込みを再開する。 - 特許庁 - Each PIO writing does not depend on the writing on short notice to determine the destination of the transfer of the data packet.
各ＰＩＯ書き込みはどこにデータパケットを送るのが良いか決めるために直前の書き込みを頼らない。 - 特許庁 - When writing a received packet in a packet buffer (12), an address thereof is stored as a read address for each of destinations corresponding to physical ports (P#0-P#n) and received packet information of the received packet is stored.
受信パケットをパケットバッファ(12)に書き込むとき、そのアドレスを、物理ポート(P#0〜P#n)に対応する宛先毎に読出アドレスとして記憶すると共に、該受信パケットの受信パケット情報を記憶する。 - 特許庁 - A packet buffer management section 5 is managing the writing order of a packet for the writable address of a packet buffer 6, and the reading order of a packet from a written address.
パケットバッファ管理部５では、パケットバッファ６の書き込み可能なアドレスに対するパケットの書き込み順序と、書き込み済みのアドレスからのパケットの読み出し順序とを管理している。 - 特許庁 - Due to this writing processing, continuous packet data, that is, packet data without missing parts, of video stream can be accumulated in the secondary buffer.
この書き込み処理により、二次バッファに、映像ストリームの連続した、つまり欠落のないパケットデータを蓄積できる。 - 特許庁 - The apparatus 100 for managing the packet memory comprises a packet temporary storage unit for temporarily storing the input packet, a classifier for classifying the stored packets into the group in response to the length, and the packet memory for continuously writing the packet in the prescribed sub-cluster in response to the classified result.
パケットメモリ管理装置１００は、入力されたパケットを一時記憶するとともに記憶されたパケットをその長さに応じて分類し、分類結果に応じてパケットメモリの所定サブクラスタに連続して書き込む。 - 特許庁 - The switching circuit 303 switches the writing destination of a (K+1)-th packet to the other packet buffer when a K-th packet is written into one of the first/second packet buffers 301, 302 and the end of the reception of the K-th packet or the start of the reception of the (K+1)-th packet is detected.
切り替え回路３０３は、第１、第２のパケットバッファ３０１、３０２の一方に第Ｋのパケットが書き込まれ、第Ｋのパケットの受信終了又は第Ｋ＋１のパケットの受信開始が検出された場合に、第Ｋ＋１のパケットの書き込み先を他方のパケットバッファに切り替える。 - 特許庁 - The packet buffer FIFO memory device performs writing and reading of packet data to be sequentially supplied in and from a memory under FIFO control.
順次供給されるパケットデータについてメモリへの書き込み及びメモリからの読み出しをFIFO制御の下で行うパケットバッファFIFOメモリ装置である。 - 特許庁 - In this packet capture device for selectively taking out specified packet data from the specified packet of a communication network, writing them in a memory, reading the packet data written in the memory and sending them out to a data processing part, a data filter provided with a function for selectively fetching the specified packet data from the specified packet is used.
通信ネットワークの指定パケットから指定パケットデータを選択的に取り出してメモリに書き込み、メモリに書き込まれたパケットデータを読み出してデータ処理部に送出するパケットキャプチャ装置において、指定パケットから指定パケットデータを選択的に取り出す機能を備えたデータフィルタを用いることを特徴とする。 - 特許庁 - The recording apparatus includes: a packet generating module configured to generate a control packet and a chain of packets based on content data, the control packet having copy control information and chained packet number information, the chain of packets corresponding to the chained packet number information; and a writing module configured to write the control packet and the chain of packets into a recording medium.
記録装置が、コンテンツデータに基づいて、コピー制御情報および連鎖パケット数情報を有する制御用パケットと、前記連鎖パケット数情報に対応する複数の連鎖パケットと、を生成するパケット生成部と、前記制御用パケットおよび前記複数の連鎖パケットを記録媒体に書き込む書込部と、を具備する。 - 特許庁 - At the time of receiving the address conversion packet, a receiver 5 gives priority to the address conversion of the writing address.
受信装置５はアドレス変換パケットを受取ると、書込みアドレスのアドレス変換を先行して行う。 - 特許庁 - After a packet reception section 81 discriminates the packet, connection information is read out in parallel to error decision making by a packet error check section 83 to specify a writing position of a payload and perform payload writing processing in an application memory area, thereby performing small-delay RDMA communication by starting payload writing without waiting for an error decision result.
パケット受信部８１でのパケット識別後、パケットエラーチェック部８３でのエラー判定と平行して、コネクション情報の読み出し、ペイロードの書込位置の特定、アプリケーションメモリ領域のペイロード書込処理を実施することにより、エラー判定結果を待たずに、ペイロード書込を開始することで低遅延でのRDMA通信を実現する。 - 特許庁 - To provide an asynchronous packet data multiplexer circuit that can reduce the number of components by writing input data to one memory in time division in the case of multiplexing asynchronous packet data received through channels.
複数チャネルで入力される非同期パケットデータを多重化するにあたり入力データを時分割で１個のメモリに書き込むことで部品点数の削減を図る。 - 特許庁 - The FIFO buffer for sequentially reading data in order of writing includes a reading data designation part 109 for rewriting reading address data representing the top address of a packet to be discarded to data representing the top address of a packet next to the packet to be discarded before discarding the packet to be read next.
書き込まれた順にデータを読み出す先入れ先出しバッファは、つぎに読み出すパケットを破棄する前に、破棄するパケットの先頭アドレスを示す読み出しアドレス・データを、破棄するパケットの次のパケットの先頭アドレスを示すデータに書き換える読み出しデータ指示部１０９を備えている。 - 特許庁 - Terminal equipment to which a portion of a DRAM 20 is assigned as a packet buffer for storing a packet is provided with an SRAM whose reading/writing is more quickly performed than the DRAM, and configured to assign the storage region of the leading section of the packet of the packet buffer to the SRAM.
パケットを格納するパケットバッファとして、ＤＲＡＭ２０の一部が割り当てられた端末装置において、ＤＲＡＭよりも読み書きが高速で行われるＳＲＡＭを設けて、前記パケットバッファにおける前記パケットの先頭部分の格納領域を、該ＳＲＡＭに割り当てる。 - 特許庁 - The A hierarchical packet APK and the B hierarchical packet BPK are temporarily stored respectively in a buffer 142 and a buffer 143 so as to be read out after the elapse of a prescribed period of time from the time of writing.
Ａ階層パケットＡＰＫ及びＢ階層パケットＢＰＫは、バッファ部１４２及びバッファ部１４３に一時的に記憶され、書込時点から所定時間が経過した後に、読み出される。 - 特許庁 - The temporary program is a program corresponding to the received packet, and smaller in size than the normal program, then, the writing of the temporary program is completed earlier than the writing of the normal program.
一時プログラムは、受信パケットに対応づけられたプログラムであり、通常プログラムよりもサイズが小さいことから、一時プログラムの書き込みは、通常プログラムよりも先に終了する。 - 特許庁 - Therefore, it is possible to control the writing and reading of packet data in order to prevent the useless consumption of the address.
したがって、アドレスの無駄な消費を防止するようにパケットデータの書き込みおよび読み出しを制御することが可能となる。 - 特許庁 - The LANI/F subtracts a credit number by one whenever transmitting the packet, and stops the writing when the credit number becomes zero.
またＬＡＮＩ／Ｆは、パケットを送信する度にクレジット数を１ずつ減算し、クレジット数がゼロになった時点で書き込みを中止する。 - 特許庁 - The verification command replying part 38 replies to a replay packet being received corresponding to the packet transfer of the write command as read data and makes the replay packet recognize whether or not data writing is normally performed when the verification command is received.
検証コマンド応答部３８は、ブリッジモジュール２４に、検証コマンドを受信した際に、ライトコマンドのパケット転送に対応して受信しているリプライパケットをリードデータとして応答してデータ書込が正常に行われたか否かを認識させる。 - 特許庁 - When a writing command of the multicast packet data is received from a network processor, a determination circuit 22 stores the multicast packet data received from the network processor to the FIFO 24, and writes the multicast packet data into a corresponding queue in a memory 11.
ネットワークプロセッサからマルチキャストのパケットデータの書き込みコマンドを受けたときに、判定回路２２は、ＦＩＦＯ２４にネットワークプロセッサから受けたマルチキャストのパケットデータを格納し、メモリ１１内の対応するキューにマルチキャストのパケットデータを書き込む。 - 特許庁 - To improve PCR jitters, when writing an input stream TS that has a packet with a PCR in a memory 10 and can read it at a high speed.
ＰＣＲ付きパケットを含む入力ストリームＴＳをメモリ１０に書込み、早い速度で読出す際のＰＣＲジッタを改善する。 - 特許庁 - To provide a method for writing the fixed packet data for forming a bootable optical disk and a computer readable medium.
ブータブル光学ディスクを作成するために固定パケットデータを書込むための方法およびコンピュータ読取り可能媒体を提供すること。 - 特許庁 - When the coding bit rate is changed over, a delay buffer control unit 15 obtains the first writing pointer after changeover and the changed packet length of a written packet, and then, performs notification to the delay buffer 14.
遅延バッファ制御部１５は、符号化ビットレートの切り替え時、切り替え後の最初の書き込みポインタと、書き込み途中のパケットの変更されたパケット長を求め、遅延バッファ１４に通知する。 - 特許庁 - The writing means includes a monitoring flag insertion means for inserting a monitoring flag into the writing packet data, the reading means includes an abnormality judgment means for extracting the monitoring flag from the read packet data while reading the packet data from the memory and judging the monitoring flag as abnormality when a bit value of the extracted monitoring flag is different from an expected value.
書込み手段は、書き込みパケットデータに対して監視フラグを挿入する監視フラグ挿入手段を含み、読出し手段は、メモリからパケットデータを読み出しつつ読み出されたパケットデータから監視フラグを抽出して当該抽出された監視フラグのビット値が期待値とは異なる場合に異常と判定する異常判定手段を含む。 - 特許庁 - The delay buffer 14 abandons a frame when the frame overflowing by the change of the delay time exists, inserts invalid data between the final packet before changeover and the first packet after changeover, and starts writing after changeover from the notified first writing pointer after changeover.
また、遅延バッファ１４は、遅延時間の変更によって溢れるフレームがあればフレームを破棄し、切り替え前の最後のパケットと切り替え後の最初のパケットの間に無効データを挿入し、通知された切り替え後の最初の書き込みポインタから切り替え後の書き込みを開始する。 - 特許庁 - A control means 14 inserts a dummy packet to an output TS, when the difference between a read speed and the writing speed goes out of the permissible range.
制御手段１４は読出し速度及び書込み速度差が許容範囲外となったときにダミー・パケットを出力ＴＳに挿入する。 - 特許庁 - TAG which is the information for distinguishing the regions for writing the control information and the data of the packet is used to separate the packet into the control information, the first data for a first layer and the second data for a second layer.
パケットの制御情報、データを書き込む領域を区別するための情報であるＴＡＧを用いて、パケットを、制御情報と、第１の層用の第１のデータと、第２の層用の第２のデータに分離する。 - 特許庁 - A copy control section 14 accesses a packet buffer 13 based on a buffer address and a buffer length which are informed by a writing section 12 and picks up the IP address and the UDP port number of the packet, accesses a content identifier retrieval table 15 by using the information as a key, and finds the content identifier of a stream carried by the receiving packet.
コピー制御部１４は、書込処理部１２から通知されたバッファ番地、バッファ長を元にパケットバッファ１３へアクセスし、当該パケットのIPアドレスとUDPポート番号を取り出すとともに、該情報をキーとしてコンテンツ識別子検索テーブル１５にアクセスし、受信パケットの運ぶストリームのコンテンツ識別子を求める。 - 特許庁 - To provide an NAT router which can conduct suitable communication, even when an application for writing IP address information in a data part of an IP packet is conducted.
ＩＰパケットのデータ部分にＩＰアドレス情報を書込むアプリケーションが実行された場合においても、適切な通信を行なうことができるＮＡＴルータを提供する。 - 特許庁 - To provide a semiconductor device capable of controlling the writing and reading of packet data in order to prevent the useless consumption of an address while avoiding bank collision.
バンク衝突を回避しつつ、アドレスの無駄な消費を防止するようにパケットデータの書き込みおよび読み出しを制御することが可能な半導体装置を提供すること。 - 特許庁 - When receiving the packet concerning credit addition from a reception side, the LANI/F adds the additional credit number to the present credit number and keeps the writing until the credit number newly becomes zero.
そして、受信側からクレジット付加に関するパケットを受信すると、付加クレジット分を現在のクレジット数に加算し、再びクレジット数がゼロになるまで書き込みを継続する。 - 特許庁 - Packets are collectively written by changing a writing method by single file and single packet, by which the recording frequencies of control information, such as padding and link blocks, exclusive of the user data recorded in the packet unit are decreased and the recording efficiency of the user data is improved.
１ファイル１パケットによる書込み方法を変更し、パケットの纏め書きをすることで、パケット単位に記録されるユーザデータ以外のパディング及びリンクブロックといった制御情報の記録頻度を低減し、ユーザデータの記録効率を向上する。 - 特許庁 - Header labeling or packet processing for transmitting, transferring or receiving an optical packet is performed by reading, rewriting or writing predetermined header information based on the header information of the hierarchy header, thus creating a hierarchy header for output.
階層ヘッダの階層のヘッダ情報に基づき、所定のヘッダ情報を読み出し又は書き換え又は書き込むことで光パケット送信、転送又は受信のためのヘッダ・ラベル処理又はパケット処理を実行して、出力用階層ヘッダを生成する。 - 特許庁 - An application processing server 1 has the CPU 3 and a network interface card 2 for receiving a packet transmitted from an opposite host, reconstructing a message stream on the basis of the received packet and writing the reconstructed message stream in a main storing part 5.
アプリケーション処理サーバ１は、ＣＰＵ３と、対向ホストから送出されたパケットを受信し、該受信パケットに基づいてメッセージストリームを再構築し、該再構築したメッセージストリームを主記憶部５に書き込むネットワークインタフェースカード２とを有する。 - 特許庁 - When the Ch0 transfer rate lower limit assurance value is larger than the Ch1 transfer rate lower limit assurance value, the transfer control part 101 receives a writing command request stacked in the Wr command queue 108, and issues a writing command request packet to a PCIe (PCI express) IP core 71.
転送制御部１０１は、Ch0転送レート下限保障値がCh1転送レート下限保障値よりも大きい場合、Wr コマンド キュー１０８に積まれている書き込みコマンド要求を受け付け、書き込みコマンド要求パケットを、PCIe IPコア７１に発行する。 - 特許庁 - The PCIe interface control part 110 transmits a memory write transaction that shows an instruction for writing the contents of the received response packet in an internal memory to the PCIe device of a transmission source of the transaction specified by the ID included in the received response packet.
そして、ＰＣＩｅインタフェース制御部１１０は、受信した応答パケットに含まれるＩＤによって特定されるトランザクションの送信元のＰＣＩｅデバイスに、受信した応答パケットの内容を内蔵メモリに書き込む命令を示すメモリ・ライト・トランザクションを送信する。 - 特許庁 - When a drive controller 7 performs the writing of data by dividing the track of an optical disk 1 into plural packets, the controller writes erase blocks of a prescribed number continuously with the final block of the final packet in which data are written and it recognizes a packet in which next blocks of the final block of the disk 1 are erase blocks of the prescribed number as the final packet of the track.
ドライブコントローラ７は、光ディスク１のトラックを複数のパケットに分割してデータを書き込むとき、データを書き込んだ最終パケットの最終ブロックに続けて所定数の消去ブロックを書き込み、光ディスク１の最終ブロックの次ブロックが所定数の消去ブロックであるパケットをトラックの最終パケットと認識する。 - 特許庁 - The reading and writing of memories 101 and 102 provided to a data extracting circuit 100 are controlled according to the timing signal, and then data of a video signal, etc., are extracted from the transmit packet.
このタイミング信号からデータ抽出回路１００に設けられたメモリ１０１，１０２の書き込み読み出しを制御することで、伝送パケットから映像信号などのデータを抽出する。 - 特許庁 - The TS reproducing circuit 17 is provided with a buffer 17, a writing address counter 22 for writing a packet outputted from a transmission path decoding circuit into the buffer 17, a reading address counter 23 for reading the packet from the buffer 17 to output the smoothed TS, and a determining circuit 30 for synchronizing the multiplexed frame of the TS with an OFDM frame delayed by a transmission path decoding time.
ＴＳ再生回路１７は、バッファ１７と、バッファ１７に対して伝送路復号回路から出力されたパケットを書き込む書き込みアドレスカウンタ２２と、バッファ１７からパケットを読み出し、スムージングしたＴＳを出力する読み出しアドレスカウンタ２３と、ＴＳの多重フレームと伝送路復号時間分の遅延をしたＯＦＤＭフレームとを同期させる判定回路３０とを備えている。 - 特許庁 - The bridge type packet communication recording and repeating device adjusts a communication amount by discarding packets exceeding the processing range during waiting time and records communication packets therein on the whole of packets to adjust the communication speed of packet data relayed via the device itself and the writing speed of writing to the external recording device recording the packets, thereby evading the packets from losing when recording the packets in the recording device.
本装置にて処理範囲を超えるパケットは待ちうけ時に破棄して通信量を調整し、かつ本装置内に該当通信パケットをパケット全体として記録を行うことで、本装置を経て中継されるパケットデータの通信速度と当該パケットの記録を行う外部記録装置への書き込み速度を調整して、当該パケットを外部記録装置に記録を行う上でのパケット損失を回避する。 - 特許庁 - To provide a packet processing apparatus and a packet processing method for dividing variable length packets into fixed length data, writing the data to a shared memory, and then reading the data that can eliminate an access time to padding data, the access time being a cause to inefficiency of prior arts, so as to enhance the logical throughput of the shared memory.
本発明は可変長パケットを固定長データに分割して共有メモリに書込んで読出しを行うパケット処理装置及びパケット処理方法に関し，従来の不効率の発生要因であるパディングへのアクセス時間を無くし，共有メモリの論理スループットを向上することを目的とする。 - 特許庁 - To provide a method for starting a computer from the storage media without using a dedicated starting disk by writing in the storage media of a CD-R and/or a CD-RW in an increment packet mode.
ＣＤ-Ｒ及び／又はＣＤ-ＲＷの記憶媒体を増分パケットモードで書き込むことにより専用の起動ディスクを用いることなくこれらの記憶媒体からコンピュータを起動させる方法を提供する。 - 特許庁 - Attribute information of the managing area managing the packet of picture information is recorded as writing prohibition to the cluster where picture information is stored at the time of storing picture information in the memory card.
メモリカードの記憶領域は複数のクラスタに分割され、クラスタには、ディレクトリ(DIR) とメモリアロケーションテーブル(MAT) とが配置され、残りの任意のクラスタには、１パケットの画像データが記録される画像データ領域が配置されている。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
