「Phase locked loop」を含む例文一覧(635)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 12 13 次へ＞- To provide a PLL(phase-locked loop) circuit which operates at high speed and eliminates the need for adjusting the phase of the clock.
高速動作が可能、かつクロックの位相調整が不要なＰＬＬ回路を提供すること。 - 特許庁 - A phase locked loop device is provided with a plurality of phase locked loops 1, 2 and 3, a decision circuit 10 deciding the phase locked loop whose phase is locked the most in a plurality of phase locked loops and outputting the number information and a selector 11 selecting and outputting the output signal of VCO in the phase locked loop circuit corresponding to number information.
位相同期ループ装置において、複数の位相同期ループ回路１、２、３と、複数の位相同期ループ回路の内、最も位相同期が取れている位相同期ループ回路を判定して、その番号情報を出力する判定回路１０と、該番号情報と対応した位相同期ループ回路のＶＣＯの出力信号を選択して出力するセレクタ１１とを備える。 - 特許庁 - PHASE LOCKED LOOP CIRCUIT AND CONTROL METHOD USED BY SAME
位相同期ループ回路及びこの位相同期ループ回路で使用される制御方法 - 特許庁 - To provide an automatic calibration circuit for a phase locked loop of a frequency synthesizer.
周波数合成器の位相同期ループ用の自動較正回路を提供する。 - 特許庁 - APPARATUS FOR DETECTING AND CORRECTING WOBBLE ERROR AND PHASE LOCKED LOOP CIRCUIT USING SAME
ウォッブルエラー検出及び訂正装置とそれを利用した位相同期ループ回路 - 特許庁 - SYNCHRONOUS SEMICONDUCTOR DEVICE FOR ADJUSTING PHASE OFFSET IN A DELAY LOCKED LOOP
ＤＬＬで発生する位相オフセットを調整することのできる半導体装置 - 特許庁 - DELAYED PHASE-LOCKED LOOP CIRCUIT, CLOCK SYNTHESIZING CIRCUIT, CLOCK MULTIPLYING CIRCUIT AND COMMUNICATION APPARATUS
遅延型位相同期回路、クロック合成回路、クロック逓倍回路及び通信機器 - 特許庁 - PHASE-LOCKED LOOP(PLL)/CLOCK GENERATOR HAVING PROGRAMMABLE DEVIATION AND FREQUENCY
プログラム可能なずれ及び周波数を有するフェーズロックループ（ＰＬＬ）・クロック発生器 - 特許庁 - PHASE LOCKED LOOP ENABLING GENERATION OF REFERENCE SIGNAL HAVING HIGH SPECTRAL PURITY
高スペクトル純度を有する基準信号の発生を可能にする位相同期ループ - 特許庁 - HIGH-FREQUENCY OSCILLATION CIRCUIT, PHASE LOCKED LOOP CIRCUIT, SEMICONDUCTOR DEVICE AND COMMUNICATION DEVICE
高周波発振回路、位相同期ループ回路、半導体装置及び通信装置 - 特許庁 - To provide a charge pump circuit and phase-locked loop equipped there with.
電荷ポンプ回路及び電荷ポンプ回路を備える位相同期ループを提供する。 - 特許庁 - To provide a phase locking circuit for generating a signal phase-locked to an external reference signal, the phase locking circuit that realizes phase control at a desired speed while keeping the stability of a phase locked loop.
外部基準信号に位相同期した信号をつくり出す位相同期回路において、位相同期ループの安定性を保持したまま希望する速度の位相制御を実現すること。 - 特許庁 - A linear phase detector in the digital phase-locked loop 30 converts the sine wave samples into a linear ramp signal of phase values.
デジタルＰＬＬ３０中の線形位相検出部は、正弦波サンプルを位相値の線形ランプ信号に変換する。 - 特許庁 - PHASE-LOCKED LOOP CIRCUIT, MULTICARRIER CDMA SYSTEM RECEIVER USING SAME, AND PHASE LOCKING METHOD
位相同期ループ回路及びこれを用いたマルチキャリアＣＤＭＡ方式受信機並びに位相同期方法 - 特許庁 - SYSTEM AND METHOD FOR CORRECTING PHASE LOCKED LOOP TRACKING ERROR USING FEED-FORWARD PHASE MODULATION
フィードフォーワード型位相変調を用いて位相ロックループのトラッキング誤差を補正するためのシステム及び方法 - 特許庁 - To provide a phase-locked loop in which power consumption is not large, phase noise is reduced and a tuning range is wide.
消費電力が大きくなく、位相ノイズが小さく、広い同調範囲のＰＬＬを提供する。 - 特許庁 - FREQUENCY/PHASE-LOCKED LOOP CLOCK SYNTHESIZER USING FULL DIGITAL FREQUENCY DETECTOR AND ANALOG PHASE DETECTOR
全デジタル周波数検出器及びアナログ位相検出器を用いる周波数／位相同期ループクロックシンセサイザ - 特許庁 - The second signal B is representative of a gain setting for the phase locked loop to set.
第２の信号Ｂは設定する位相ロックループに対する利得設定を表す。 - 特許庁 - To provide a PLL (Phase-Locked Loop) circuit where low power consumption and miniaturization are both achieved.
低消費電力化と小型化とが両立されたＰＬＬ回路を提供する。 - 特許庁 - To provide a phase locked loop device with a load capacitor varied by a frequency.
周波数によって負荷キャパシタが可変される位相固定ループ装置を提供する。 - 特許庁 - FREQUENCY DETECTOR IN PHASE-LOCKED LOOP CIRCUIT, AND METHOD OF DETECTING FREQUENCY ERRORS
位相同期ループ回路での周波数検出器及び周波数エラーの検出方法 - 特許庁 - PHASE-LOCKED LOOP FOR ADSL FREQUENCY LOCKING APPLICATION AND CONTROL METHOD THEREFOR
ＡＤＳＬ周波数ロック・アプリケーション用のフェーズ・ロックド・ループ及びその制御方法 - 特許庁 - DIFFERENTIAL CHARGE PUMP AND METHOD AS WELL AS PHASE LOCKED LOOP USING THIS AND METHOD
差動電荷ポンプ及び方法、並びにこれを利用した位相同期ループ及び方法 - 特許庁 - PHASE-LOCKED LOOP CIRCUIT, TIME BASE CORRECTING CIRCUIT AND METHOD, AND IMAGE DISPLAY DEVICE
位相同期ループ回路、時間軸補正回路および方法、ならびに画像表示装置 - 特許庁 - PHASE LOCKED LOOP AND METHOD FOR MODULATING FREQUENCY IN THE SAME
位相同期ループ回路並びに位相同期ループ回路における周波数変調方法 - 特許庁 - To provide a delay locked loop and a method of locking clock delay in the delay locked loop in which a phase can be locked rapidly without increasing a layout size.
レイアウトの大きさを増大させず、速やかに位相を固定させることができる遅延固定ループ及び遅延固定ループにおけるクロック遅延固定方法を提供すること。 - 特許庁 - When the capacitor bank is set once, a frequency can be locked to the desired frequency by a phase-locked loop.
一旦、キャパシタ・バンクが設定されれば、周波数は位相ロック・ループによって所望の周波数にロックできる。 - 特許庁 - The circuit consists of an LC type voltage-controlled oscillator 6A, a phase comparator 7, a charge pump 8, and a loop filter 9 form a phase- locked loop.
ＬＣ型電圧制御発振器６Ａと、位相比較器７と、チャージポンプ８と、ループフィルタ９とで位相ロックループを形成している。 - 特許庁 - A phase-locked loop (PLL) is formed from a voltage controlled oscillator 1, a variable frequency divider 2, a phase comparator 3, and a loop filter 4.
電圧制御発振器１、可変分周器２、位相比較器３、および、ループフィルタ４は、位相同期ループ（ＰＬＬ）を形成している。 - 特許庁 - To provide a differential amplifier which can reduce a duty cycle distortion in an output signal when it is used in a phase locked loop (PLL) or a delay locked loop (DLL).
位相固定ループ（ＰＬＬ）又は遅延同期ループ（ＤＬＬ）に使用される場合、出力信号のデューティ比の歪曲を減少させること。 - 特許庁 - To provide a phase locked loop for removing a waiting time related to external delay.
外部遅延に関連する待ち時間を除去する位相同期ループ回路を提供する。 - 特許庁 - To provide a semiconductor device on which a DLL (delay locked loop) circuit having an improved phase error is mounted.
位相誤差が改善されたＤＬＬ回路を搭載する半導体装置を提供する。 - 特許庁 - To achieve improvement of a control response or reduction of power consumption in a phase-locked loop circuit.
位相同期ループ回路において、制御応答の改善や消費電力の低減を図る。 - 特許庁 - DIGITALLY CONTROLLED OSCILLATOR, PHASE LOCKED LOOP INCLUDING THE OSCILLATOR AND COMMUNICATION DEVICE
デジタル制御発振器、このデジタル制御発振器を備えた位相同期ループ及び通信機 - 特許庁 - To provide a delay locked loop (DLL) circuit which can lock a phase more speedily.
位相同期をより迅速に行うことのできるディレイロックドループ（ＤＬＬ）回路を提供する。 - 特許庁 - A delay-locked loop (DLL) is used for phase adjustment in a direct conversion radio receiver.
直接変換電波受信機における位相調節に遅延ロック・ループ（ＤＬＬ）を用いる。 - 特許庁 - COUNTER CAPABLE OF HOLDING AND OUTPUTTING COUNT VALUE, AND PHASE LOCKED LOOP HAVING THE COUNTER
カウント値を維持した後で出力するカウンタ及び該カウンタを備える位相固定ループ - 特許庁 - CIRCUIT AND METHOD FOR SYNCHRONIZING SWITCHING REGULATOR WITH NON-CONSTANT FREQUENCY WITH PHASE LOCKED LOOP
不定周波数の切換調整器を位相ロックループと同期させるための回路および方法 - 特許庁 - To provide a method and device for obtaining radiation-hardened phase locked loop (PLL).
耐放射線型位相ロック・ループ（ＰＬＬ）を実現するための方法および装置を提供する。 - 特許庁 - To improve followup performance of a control oscillation section in a digital phase-locked loop circuit.
ディジタル位相同期ループ回路において制御発振部の追従性能を向上させる。 - 特許庁 - The reconstruction timing signal is obtained from the output signal of the phase locked loop output 7.
再構成タイミング信号は、このフェーズロックドループ出力（７）の出力信号から得られる。 - 特許庁 - VOLTAGE CONTROLLED OSCILLATOR, AND RADIO COMMUNICATION SYSTEM AND PHASE LOCKED LOOP USING THE SAME
電圧制御発振器、並びにそれを用いた無線通信システム及び位相同期回路。 - 特許庁 - SPREAD SPECTRUM FREQUENCY MODULATION OF ANALOG CONFIGURATIONS IN PROGRAMMABLE PHASE-LOCKED LOOP (PLL)
プログラム可能な位相ロックループ（ＰＬＬ）におけるアナログ構成の拡散スペクトル周波数変調 - 特許庁 - PHASE-LOCKED LOOP CIRCUIT HAVING VOLTAGE-CONTROLLED OSCILLATOR WITH IMPROVED BANDWIDTH
改良された帯域幅を備える電圧制御発振器を有する位相同期ループ回路 - 特許庁 - The Fout signal is fed back to the second register until the phase locked loop circuit is stabilized.
Fout信号は位相同期ループ回路が整定するまで第二レジスタへフィードバックされる。 - 特許庁 - A phase-locked loop (PLL) circuit is described as an application of the TCR circuit.
位相ロックループ（ＰＬＬ）回路については、ＴＣＲ回路の応用例として記載される。 - 特許庁 - The application of the method is a phase locked loop for a radio telephone set or for television.
本発明の応用は、無線電話機またはテレビ用の位相ロックされたループである。 - 特許庁 - PHASE-LOCKED LOOP DEMODULATOR AND DEMODULATION METHOD USING FEEDFORWARD TYPE TRACKING ERROR COMPENSATION
フィードフォーワード型トラッキング誤差補償を用いた位相ロックループ復調器及び復調方法 - 特許庁 - To eliminate the need for any external resistor from a phase-locked loop circuit regardless of the service condition for the user.
ユーザーの使用条件に依存せず、これにより外付け抵抗を不要とする。 - 特許庁 - A PLL (phase-locked loop) circuit 10 generates a sine wave signal synchronized with an input signal.
ＰＬＬ回路１０は、入力信号に同期した正弦波信号を生成する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
