「Processors」を含む例文一覧(2685)
＜前へ 1 2 .... 44 45 46 47 48 49 50 51 52 53 54 次へ＞- Information processors 1A-1, 1A-2, each, comprise: a setting input section 31 inputting set setting information; an OS (Operating System) information acquisition section 32; and a printing data processing section 33 preparing printing data by adding information on continuous printing designation applied to the plurality of jobs and information on a designated time-out time designation to print output object data.
情報処理装置１Ａ−１、１Ａ−２は、設定された設定情報を入力する設定入力部３１とＯＳ情報取得部３２と複数ジョブの連続印刷指定の情報及び指定タイムアウト時間指定の情報を印刷出力対象データに付加して印刷データを作成する印刷データ処理部３３を備えた。 - 特許庁 - The barrier synchronization processing is conducted by allocating a synchronous flag region 5 indicative of a synchronous point indicating the completion of the execution of each processor 1 for barrier synchronization on a shared memory 4, updating the synchronous flag region 5 by means of software in accordance with an execution state, and comparing the synchronous flag regions 5 of the other processors participating in the barrier synchronization with each other by means of each processor 1.
共有メモリ４上にバリア同期をとる各プロセッサ１の実行が完了した同期ポイントを示す同期フラグ領域５を割り当て、ソフトウェアによりこの同期フラグ領域５を実行状態に応じて更新し、各プロセッサ１はバリア同期に参加する他のプロセッサの同期フラグ領域５同士を比較することでバリア同期処理を行う。 - 特許庁 - To provide a control device for deciding which power mode is prioritized when power modes to be set in information processors belonging to a plurality of different groups comprised of at least one information processor are different in each group, to provide a control method, to provide an information processor, to provide a control method thereof, to provide a program, and to provide a storage medium.
少なくとも１つの情報処理装置からなる複数の異なるグループに属する情報処理装置において設定すべき電力モードが、各グループにおいて異なっている場合に、どちらの電力モードを優先させるかを判定する管理装置、管理方法、情報処理装置及びその制御方法、プログラム、記憶媒体を提供する。 - 特許庁 - The instruction set comprises one or more instructions which cause a first logical processor to make a processor execution resource previously reserved for the first processor available to a second processor among the plurality of processors in response to the first logical processor being scheduled so as to enter a waiting state, when the instruction set is executed by the first logical processor.
命令セットは、第１の論理プロセッサによって実行されたとき、第１の論理プロセッサが待機状態に移行するようにスケジュールされたことに応じて、第１の論理プロセッサが、第１のプロセッサに対して予めリザーブされたプロセッサ実行リソースを、複数のプロセッサのうちの第２のプロセッサに対して使用可能にする命令を１つ以上有する。 - 特許庁 - The digital camera has various sensors, processors and executes a plurality of kinds of special photographing modes, presets priority to the plurality of kinds of special photographing modes and executes photography with any of the plurality of kinds of special photographing modes based on the set priority.
デジタルカメラは、各種センサ並びに処理装置を備え、複数種の特殊撮影モードを実行可能なデジタルカメラであって、前記複数種の特殊撮影モードに予め優先順位を設定しておき、設定された優先順位に基づいて、前記複数種の特殊撮影モードのいずれかによる撮影を実行可能とすることを特徴とする。 - 特許庁 - About a program R_PRG to be arbitrated that is executed by input/output processors 24_1 to 24_4, an arbitration program A_PRG that the input/output processor 24_1 executes determines the order of permitting access to RAIDs 10_1 to 10_4 so that an access request associated with a reproduction port P1 is the first to be given permission for access.
入出力処理装置２４＿１が実行する調停プログラムＡ＿ＰＲＧが、入出力処理装置２４＿１〜２４＿４が実行する被調停プログラムＲ＿ＰＲＧに対して、再生ポートＰ１に対応付けられたアクセス要求に対して最優先でアクセス許可を与えるようにＲＡＩＤ１０＿１〜１０＿４へのアクセス許可順位を決定する。 - 特許庁 - The MHLW shall promote the understanding of Japanese food-safety regulations by governments as well as producers, manufacturers and processors (hereinafter referred to as the “producers, etc.”) in the exporting countries by providing such information through means such as explanatory meetings to embassies etc. located in Japan when existing codes and standards are reviewed and through seminars on food-safety regulations held by the Japan International Cooperation Agency (JICA).
また、在京大使館等に対する規格基準等改正時における説明会、独立行政法人国際協力機構が実施する食品安全規制に関する研修会等を通じて、輸出国の政府担当者、輸出国の生産者、製造者、加工者等（以下「生産者等」という。）に対し、これらの情報の周知を図る。 - 厚生労働省 - The MHLW shall promote the understanding of Japanese food-sanitation regulations by governments as well as producers, manufacturers and processors (hereinafter referred to as the “producers, etc.”) in the exporting countries by providing such information through means such as explanatory meetings to embassies etc. located in Japan when existing codes and standards are reviewed and through seminars on food-sanitation regulations held by the Japan International Cooperation Agency (JICA).
また、在京大使館等に対する規格基準等改正時における説明会、独立行政法人国際協力機構が実施する食品衛生規制に関する研修会等を通じて、輸出国の政府担当者、輸出国の生産者、製造者、加工者等（以下「生産者等」という。）に対し、これらの情報の周知を図る。 - 厚生労働省 - The MHLW shall promote the understanding of Japanese food-sanitation regulations bygovernments as well as producers, manufacturers and processors (hereinafter referred to as the“producers, etc.”) in the exporting countries by providing such information to embassies andsuch located in Japan and importers.Information may also be provided through seminars onfood-sanitation regulations held by the Japan International Cooperation Agency (JICA) andother means.
また、在京大使館等や輸入者に対するこれらの情報の提供、独立行政法人国際協力機構が実施する食品衛生規制に関する研修会等を通じて、輸出国の政府担当者、輸出国の生産者、製造者、加工者等（以下「生産者等」という。）に対し、これらの情報の周知を図る。 - 厚生労働省 - The image processing system includes a plurality of image processors 102A and 102B for ripping and layout processing of image data and an image controller 101 for distributing each ripping of the image data for every object unit and each layout processing of the ripped page to each image processor for parallel processing based on the variable print printing job.
画像データのリッピング処理およびレイアウト処理を行なう複数の画像処理部１０２Ａ、１０２Ｂと、バリアブルプリントの印刷ジョブに基づき、画像データのオブジェクト単位の各リッピング処理およびリッピング処理が終了したページの各レイアウト処理を各画像処理部に分散して並列処理させる画像処理コントローラ１０１と、を有する。 - 特許庁 - To solve a problem such that the effect of parallelism is lowered by the bottleneck of communication as the number of divided logics increases since it is necessary to communicate the event information of signals spread between processors and time information for synchronism through a network when the respective object logics divided by a parallel logic simulator for dividing and parallel executing simulation object logics are divided although they are simulated on independent memory spaces.
シミュレーション対象論理を分割して並列実行させる並列論理シミュレータにおいて分割したそれぞれの対象論理は、独立したメモリ空間上でシミュレーションさせるが分割した場合、プロセッサ間にまたがる信号のイベント情報及び同期のための時刻情報をネットワークを介して通信しなければならない。 - 特許庁 - This facility management system including facility information processors 2a and 2b for collecting and storing information related with facility 1 to be managed and client devices 5a and 5b for requesting information related with the facility 1 is provided with a means for preparing a file index as the index of facility information and a server device 4 for storing the file index.
管理対象の設備１に関する情報を収集して格納する設備情報処理装置２ａ，２ｂと、設備１に関する情報を要求するクライアント装置５ａ，５ｂとを含む設備管理システムにおいて、設備情報のインデックスとしてのファイルインデックスを作成する手段と、そのファイルインデックスを保有するサーバ装置４とを設ける。 - 特許庁 - To prevent useless execution of determination of whether or not to execute information leakage prevention processing which is processing for preventing the leakage of information regarding the execution of second processing in a processor, when the second processing is shared and executed in the plurality of processors for the execution of the second processing comprising two or more pieces of first processing.
複数の第１の処理からなる第２の処理の実行について複数の処理装置で第２の処理を分担して実行するときに、当該第２の処理の実行に関して情報の漏洩を防止するための処理である情報漏洩防止処理を処理装置で実行するか否かの判断を無駄に行わないようにする。 - 特許庁 - On a manufacturing line provided with plural buffers 1-6 for temporarily storing processing lots, each process forms a device group including plural processors of the same kind and the waiting time from the processing completion of a processing lot up to its carrying-out is defined for every device group to be a carrying-out source of the processing lot and to be a carrying-out destination.
一時的に処理ロットを保管するための複数のバッファ１〜６を備えた製造ラインにおいて、各工程は複数の同種の処理装置が設置された装置群を形成し、処理ロットの搬出元となる装置と搬出先となる装置群ごとに処理ロットが処理完了してから搬出されるまでの待機時間を定義付ける。 - 特許庁 - To provide an inboard monitor recording system capable of displaying the video of the state in a ship photographed by a camera to a display device connected to a plurality of information processors installed at different places in the ship while being capable of recording the videos displayed to each display device to a recorder connected to each information processor.
本発明の課題は、撮影装置が撮影した船内の様子の映像を船内の異なる場所に設置された複数の情報処理装置に接続される表示装置に表示することができると共に、それぞれの表示装置に表示された映像をそれぞれの情報処理装置に接続される記録装置に記録することができる船内監視記録システムを提供することにある。 - 特許庁 - The object manager 230 is configured so as to evaluate respective performance of the current combination of configuration objects 222 to 224 installed in the plurality of processors 212 to 214, select a desired combination of configuration objects and replace one configuration objects 222 to 224 or more in the current combination so as to match the current combination to a desired combination.
オブジェクトマネージャ２３０は、複数のプロセッサ２１２−２１４にインストールされた現在の組み合わせの構成オブジェクト２２２−２２４の夫々の性能を評価し、望ましい組み合わせの構成オブジェクトを選択し、現在の組み合わせを望ましい組み合わせに合致させるように、現在の組み合わせ内の構成オブジェクト２２２−２２４の１つ以上を置換するように構成される。 - 特許庁 - The synthetic instructions are used to execute well-defined actions that are problematic when performed by traditional instructions to x86 processors but provide much-improved processor virtualization for x86 processor systems, in the virtual machine by using instructions that are "illegal" to x86 architectures but are understandable by the virtual machine.
ｘ８６アーキテクチャには「イリーガル」であるが、それでも、仮想マシンが理解することができる命令を使用することにより、それらの合成命令を使用して、ｘ８６プロセッサに対する従来の命令によって実行された場合、問題があるが、ｘ８６プロセッサシステムに関するはるかに改良されたプロセッサ仮想化を提供する明確に定義されたアクションを仮想マシンにおいて実行する方法である。 - 特許庁 - The apparatus for managing cache consistency includes: a ping-pong monitoring part 110 monitoring a ping-pong migration sequence generated among a plurality of processors; a counting part 130 counting the number of successive generation of the ping-pong migration sequence in accordance with a monitoring result; and a request modifying part 150 modifying a migration request to a request of a non-migratory sharing method on the basis of a counting result.
キャッシュ一貫性管理装置は、複数のプロセッサの間から発生されるピンポンマイグレーションシーケンスをモニタリングするピンポンモニタリング部１１０、モニタリング結果に応じてピンポンマイグレーションシーケンスの連続発生回数をカウントするカウンティング部１３０、カウント結果を基にしてマイグレーションリクエストを非マイグラトーリシェアリング方式のリクエストに変更するリクエスト変更部１５０を含む。 - 特許庁 - The image pickup apparatus includes: adjustment processors 15, 16, and 18 that set an evaluation area 106 in an image generated by picking up the image, and perform a focusing adjustment processing or a color adjustment process based on evaluation information obtained from an image signal of the evaluation area; and a masking processor 17 that sets a mask area 302 in the image, and performs a masking process for the mask area.
撮像装置は、撮像により生成した画像中に評価領域１０６を設定し、該評価領域の画像信号から取得した評価情報に基づいて焦点調節処理または色調節処理を行う調節処理手段１５，１６，１８と、該画像中にマスク領域３０２を設定し、該マスク領域にマスキング処理を行うマスキング処理手段１７とを有する。 - 特許庁 - When access coupled with input of authentication information is performed to any one of the image processors by the user through the terminal device, the terminal device 6 is connected to the first image processor 4 based on the input authentication information and the storage user authentication information.
ユーザが通常使用する第１の画像処理装置についての情報を含むユーザ認証情報を記憶する記憶手段１０４と、端末装置からいずれかの画像処理装置にユーザによる認証情報の入力を伴うアクセスがなされたときに、入力された認証情報と記憶されているユーザ認証情報とに基づいて、端末装置６は第１の画像処理装置４に接続される。 - 特許庁 - Linear data to be transformed are arranged in a rectangular parallelepiped shape and mapped into three-dimensional transformation object data, the rectangular parallelepiped is divided by a plane perpendicular to Z direction, and data of each plane are assigned to one processor, and respective processors perform Y-directional Fourier transformation for the three- dimensional transformation object data according to the allocation to obtain 1st transformation result data (56).
変換対象一次元データを直方体状に並べて３次元の変換対象データに写像し、この直方体をＺ方向に垂直な面で分割して各面のデータを一つのプロセッサに割り当て、各プロセッサで、この割り当てにしたがって３次元の変換対象データに対してＹ方向のフーリエ変換を実行して第１変換結果データを得る(56)。 - 特許庁 - The RAID adapter starts a parity generating operation, parallel commands are dispatched to the array processors such that a partial parity value is respectively generated from each data block on a drive of each managed RAID storage drive, the partial parity value is received by the RAID adapter from each array processor, and the partial parity values are combined by the RAID adapter to generate a complete parity value.
ＲＡＩＤアダプタはパリティ生成操作を開始し、管理される各ＲＡＩＤストレージ・ドライブのドライブ上のデータ・ブロックから部分的なパリティ値を各々生成するよう、並列命令がアレイ・プロセッサにディスパッチされ、部分的なパリティ値が各アレイ・プロセッサからＲＡＩＤアダプタで受信され、部分的なパリティ値がＲＡＩＤアダプタで結合されて、完全なパリティ値を生成する。 - 特許庁 - To match the transmitting order of request packets with the starting order of execution of request packets in a multiprocessor system in which at least two nodes of a plurality of nodes connected by a loop-shaped communication path are configured of processors, and data communication between nodes can be performed by transmitting a packet onto the communication path from a transmitting source node toward a transmitting destination node.
ループ状の通信経路により接続された複数ノードのうち、少なくとも２以上のノードがプロセッサで構成されており、送信元のノードから送信先のノードに向けて前記通信経路上にパケットを送出することにより、ノード間のデータ通信を行うことが可能なマルチプロセッサシステムにおいて、リクエストパケットの送出順とリクエストパケットの実行の開始順を一致させる。 - 特許庁 - To provide an information processor, an information network monitoring system and an information network monitoring program to make an operating state of the information processor proper in an information processing system in which information of operating instruction is outputted from an information distributing device, the information of the operating instruction is received via an information network and a processing based on the information by any of a group of information processors is performed.
情報分配装置から動作指示の情報を出し，情報網を介して動作指示の情報を情報処理装置群のいずれかが受け取りその情報に基づく処理を行う情報処理システムにおいて，情報処理装置の稼働状況を適切にすることを図った，情報処理装置，情報網監視システム，および情報網監視プログラムを提供すること。 - 特許庁 - Storage means 2-1 to 2-n preserve instruction fetch information composed of an issue interval between instruction fetch timing, which is sampled by trace driven simulators 1-1 to 1-n corresponding to respective element processors, on the assumption of complete hit of an instruction cache and issue timing of a preceding instruction, which occupies an instruction buffer entry to store a fetched instruction, and a fetch address.
各単体プロセッサに対応するトレースドリブンシミュレータ１−１〜１−ｎで採取した、命令キャッシュが完全にヒットすると仮定したときの命令フェッチタイミングと、フェッチした命令が格納されるべき命令バッファエントリを占有していた先行命令の発行タイミングとの発行間隔、及びフェッチアドレスからなる命令フェッチ情報を記憶手段２−１〜２−ｎに保存する。 - 特許庁 - Carrying devices 2, 3 can be connected to each other on their end part, fixing points are provided on the carrying devices 2, 3 and bellows 4 are provided on end parts of the carrying devices 2, 3 in a vacuum carrier system to carry samples through the carrying devices 2, 3 to which processors 7a, 7b, 7c to apply specified processes on the samples can be connected.
サンプルに所定の処理を施すための処理装置７ａ，７ｂ，７ｃが接続され得る搬送装置２，３を経てサンプルを搬送するための真空搬送システムにおいて、搬送装置２，３どうしをその端部において接続することが可能であるとともに、搬送装置２，３に固定点が設けられており且つ搬送装置２，３の端部にベローズ４が設けられている - 特許庁 - Provided are the plurality of processors, rewritable storage means connected thereto respectively, an interface for the external device, and a means of storing information sent through the interface in the storage means, and each processor judges whether the information sent through the interface is information to be stored in the storage means connected thereto and instructs the storage means to store it when so.
複数のプロセッサ及びそれぞれと接続されている書き換え可能な記憶手段、外部装置とのインターフェース、インターフェースを介して送られた情報を記憶手段に格納する手段、を有し各プロセッサはインターフェースを介して送られた情報が自身に接続されている記憶手段に格納する情報か否かを判断し、格納する情報であれば格納手段に格納動作を指示する。 - 特許庁 - Under this arrangement, the dynamic board diagnosing system is achieved by providing a means managing and storing the data at the same time axis in a time-series and an analysis means specifying the factor of fault and fault place in the operation state based on the operation state of the processors and the results acquired in the LSIs.
また、その取得結果とプロセッサの動作状態を取得する手段と、該取得結果を記憶する手段を設けた上で、該データを同一時間字軸で時系列に管理、保存する手段を設け、プロセッサの動作状態と前記ＬＳＩで取得した結果を元に運用状態における故障要因、部位の特定を行う解析手段を設けて動的基板診断方式を実現する。 - 特許庁 - In this picture processor, one part of data read from a DRAM 4 being an outside memory connected with a shared bus 2 connecting plural processors 1A and 1B in parallel is segmented by a funnel shifter 31 being a first segmenting circuit, and the segmented data are segmented by a second segmenting circuit, and written through local buses 6A and 6B in the processor in local memories 7A and 7B.
この発明は、複数のプロセッサ１Ａ、１Ｂを並列接続する共有バス２に接続された外部メモリのＤＲＡＭ４から読み出したデータの一部を第１の切り出し回路となるファネルシフタ３１により切り出し、切り出したデータを第２の切り出し回路により切り出し、前記プロセッサ内のローカルバス６Ａ、６Ｂを介してローカルメモリ７Ａ，７Ｂに書き込むように構成される。 - 特許庁 - The radiation inspecting device includes a flat panel detector, which has a plurality of radiation detectors for detecting radiation from an object to be inspected in the directions of height, width, and depth, and signal processors connected with the radiation detectors, respectively, and processing the radiation detection signals detected by the radiation detectors.
フラットパネルディテクタを備え、フラットパネルディテクタは、高さ方向，幅方向及び奥行き方向に被検体からの放射線を検出する複数の放射線検出器を有し、前記放射線検出器にそれぞれ接続され、前記放射線検出器によって検出された放射線検出信号を処理する信号処理装置を備えていることを特徴とする放射線検査装置。 - 特許庁 - Under the control of information terminal equipment temporarily designated as a host among a respective pieces of information terminal equipment, status information is acquired from the other information processors (steps A11-A14), and the information is compared with its own status information so that the information processor fulfilling the condition for the host can be judged, and the pertinent information terminal equipment is formally decided as the host (a step A15).
各情報端末装置の中で暫定的にホストとして指定された情報端末装置の制御の下で、他の情報処理装置からステータス情報を取得し（ステップＡ１１〜Ａ１４）、自身のステータス情報を併せて比較することでホストとしての条件を満たす情報処理装置を判断し、該当する情報端末装置を正式にホストとして決定する（ステップＡ１５）。 - 特許庁 - A management processor 101 changes the operating environment of each of the sub processors 103A to 103D in accordance with a demand for signal processing given by a CPU 11, and controls a crossbar 104 so as to switch a sub processor as an input destination of a processing object signal input via the crossbar 104 or an output destination of a processing result signal, in accordance with the demand.
管理プロセッサ１０１は、各小プロセッサ１０３Ａ〜１０３Ｄの動作環境をＣＰＵ１１より与えられた信号処理の需要に応じて変更するとともに、クロスバ１０４を通じて入力された処理対象信号の受取先又は処理結果信号の出力元となる小プロセッサを、需要に応じて切り替えるように当該クロスバ１０４を制御する。 - 特許庁 - This is a method for controlling the process of the driving device of a vehicle by using the process quantity of the processor of the driving device and the process is controlled by at least two processors; when the process quantities of the processor processes meet at least one previously set condition, a 1st processor separates at least the 1st processor and 2nd processor from energy supply.
車両の駆動装置のプロセッサのプロセス量を使用して駆動装置のプロセスを制御する方法であって，前記プロセスは，少なくとも２つのプロセッサにより制御されると共に，前記各プロセッサプロセスのプロセス量が少なくとも１つの予め設定された条件を満足する場合に，第１のプロセッサが少なくとも前記第１のプロセッサ及び第２のプロセッサをエネルギ供給から分離する。 - 特許庁 - To improve an acoustic measurement arrangement and method for measuring a fluid temperature momentally comprising means 12, 14, 16, 18, 20; 48, 48', 60, 54, 62 for monitoring acoustic velocity in a fluid and generating output signals about the acoustic velocity, and signal processors 4; 46 constituted to receive the output signals so as to measure the momental fluid temperature TA.
流体中の音響速度を監視しかつ該音響速度に関する出力信号を生成する手段１２、１４、１６、１８、２０；４８、４８'、６０、５４、６２と、出力信号を受信して瞬間的な流体温度Ｔ_Ａを測定するように構成された信号処理プロセッサ４；４６とから成っている瞬間的な流体温度を音響測定アレンジメントおよび方法の改良。 - 特許庁 - The system switching device 10 is equipped with abnormality detectors 15a to 15d at switches 12a and 12b or at signal processors 13a to 13d disposed behind the switches 12a and 12b, and a control unit 16 switches sending-out systems for signals by the switches 12a and 12b based upon signals of abnormality detection generated by the abnormality detectors 15a to 15d.
系統切替装置１０において、異常検出部１５ａ〜１５ｄを切替器１２ａ、１２ｂ又は切替器１２ａ、１２ｂの後段に位置する信号処理装置１３ａ〜１３ｄに具備させ、異常検出部１５ａ〜１５ｄによる異常検出の信号に基づき制御装置１６が切替器１２ａ、１２ｂにより信号の送出系統を切り替えるようにしている。 - 特許庁 - One data processors 101 includes an interface means 119 connectable with another data processor 100, the interface means includes a function capable of connecting another data processor as a bus master to an internal bus 108 in one data processor, and a peripheral function memory-mapped to the internal bus is constituted to be directly operated from an outside via the interface means, by another data processor.
一のデータプロセッサ１０１に他のデータプロセッサ１００との接続を可能にするためのインタフェース手段１１９を設け、このインタフェース手段に、一のデータプロセッサ内の内部バス１０８に他のデータプロセッサをバスマスタとして接続可能にする機能を設け、内部バスにメモリマップされた周辺機能を前記インタフェース手段を介して外部より当該他のデータプロセッサが直接操作できるようにする。 - 特許庁 - This multi-processor system in which a response is changed according to stored information at the time of reading is constituted of plural storage elements which can be read from plural processors in a system LSI, the management table of constitution control processing to be realized on the plural storage elements, and a constitution control processing program in a rising program for changing the object of constitution control by reading the management table.
読み出し時には格納されている情報に従い応答を変える特徴を有し、システムＬＳＩ内の複数のプロセッサから読み出し可能な複数の記憶素子と、その複数の記憶素子上に実現される構成制御処理の管理テーブルと、この管理テーブルを読み出すことで、構成制御する対象を変える立ち上げプログラム内の構成制御処理プログラム。 - 特許庁 - This multiprocessor system 100 equipped with a memory 4 shared by a plurality of processors 10 to 13 is provided with an access authority information storage means 21 for holding information relating to the access authority of each processor for predetermined regions 40 to 43 of the memory 4 and a memory management means 20 for managing access to the memory 4 by each processor based on information relating to access authority.
複数のプロセッサ１０〜１３が共有するメモリ４を備えるマルチプロセッサシステム１００は、メモリ４の所定領域４０〜４３に対する各プロセッサのアクセス権限に関する情報を保持するアクセス権限情報保持手段２１とアクセス権限に関する情報に基づいて各プロセッサによるメモリ４へのアクセスを管理するメモリ管理手段２０とを備える。 - 特許庁 - To provide a parallel type information retrieving device and method for performing acceleration by dividing a document set and paralleling partial retrieval with a plurality of partial retrieval processors and also reducing storage capacity by storing only a subset of divided documents in each partial retrieval processor, a parallel type information retrieval program and a recording medium with the program recorded thereon.
文書の集合を分割して複数の部分検索プロセッサで部分検索を並列して高速化するとともに各部分検索プロセッサでは分割された文書の部分集合のみを格納して記憶容量の低減化を図った並列型情報検索装置および方法と並列型情報検索プログラムおよび該プログラムを記録した記録媒体を提供する。 - 特許庁 - Furthermore, task switch pre-processing for executing processing to grasp the state of the task under execution after the virtual processor is assigned before the task switch and task switch post-processing for assigning another task to one of a plurality of set virtual processors based on the result of task switch pre-processing after the task switch processing for switching the task under execution to another task are executed.
さらに、仮想プロセッサが割り当てられて実行中のタスクの状態を把握する処理をタスクスイッチ前に実行するタスクスイッチ前処理と、実行中のタスクから別のタスクに切り換えるタスクスイッチ処理後に、タスクスイッチ前処理の結果に基づいて、別のタスクを設定された複数の仮想プロセッサの１つに割り当てるタスクスイッチ後処理を実行するようにしている。 - 特許庁 - In the information processor, detection processing of an information processor having a function corresponding to a user request from a main terminal used by a user becomes possible according to the user request in the environment wherein various usable information processors are present near the user, and data communication and data processing corresponding to the request of the user not executed by only one device can be executed by using the detected apparatus.
ユーザの近傍に様々な利用可能な情報処理装置が存在する環境において、ユーザ要求に応じてユーザの利用する主端末からユーザ要求に対応する機能を持つ情報処理装置の検出処理が可能となり、検知した機器の利用により、１つの装置では実行できないユーザの要求に応じたデータ処理、データ通信が実行可能となる。 - 特許庁 - The second processor 3 has: a first register 26 storing the vector arithmetic parameter; a scalar processor 31 writing the vector arithmetic parameter into the first register 26 according to an instruction designated from the first processor 2; and one or more vector processors 32, 33 executing the instruction designated by the first processor 2 based on the vector arithmetic parameter stored in the first register 26.
第２のプロセッサ３は、ベクトル演算用パラメータを格納する第１のレジスタ２６と、第１のプロセッサ２から指定された命令に従って、第１のレジスタ２６にベクトル演算用パラメータを書き込むスカラプロセッサ３１と、第１のプロセッサ２により指定された命令を、第１のレジスタ２６に格納されたベクトル演算用パラメータに基づいて実行する１以上のベクトルプロセッサ３２，３３とを有する。 - 特許庁 - A circular buffer storing packets for processing by one or more network processors employs an empty buffer address register identifying where a next received packet should be stored, a next packet address register identifying the next packet to be processed and a packet-processing address register in each network processor identifying the packet being processed by the network processor.
１個又はそれ以上のネットワークプロセッサによる処理のためのパケットを格納する循環型バッファが、次に受取られるパケットが格納されるべき場所を識別する空バッファアドレスレジスタと、処理されるべき次のパケットを識別する次パケットアドレスレジスタと、そのネットワークプロセッサにより処理中のパケットを識別する各ネットワークプロセッサ内のパケット処理アドレスレジスタとを使用する。 - 特許庁 - At least one of a plurality of data processors connected to a network stores correlation between power consumption and the data processing capability of each data processor, and selects the data processor wherein the power consumption required for data processing becomes minimum on the basis of the correlation between the power consumption and the data processing capability when processing a processing requirement generated in the data processor.
ネットワークに接続された複数のデータ処理装置の少なくとも１つは、各データ処理装置のデータ処理能力と消費電力の相関関係を記憶し、データ処理装置で発生した処理要求を処理する場合に、前記データ処理能力と消費電力の相関関係に基づいて、データ処理に要する消費電力が最小になるデータ処理装置を選択する。 - 特許庁 - Loans were provided by JFC to promote: (1) management improvements at specified agricultural product processors; (2) development of new uses for specified agriculture, forestry, livestock, and fishery products and the adoption of new breeds and varieties for processed materials; (3) development of stable business relations between food manufacturers and agriculture, forestry, and fishery businesses and the development of agriculture, forestry, and fishery facilities; (4) improvement of dairy facilities; and (5) strengthening of businesses in the marine product processing industry.
①特定農産加工業者の経営改善、②特定農林畜水産物の新規用途又は加工原材料用新品種の採用の推進、③食品製造業者等と農林漁業者等の安定的取引関係構築及び農林漁業施設の整備等、④乳業施設の改善、⑤水産加工業の体質強化等の推進に対して融資した。 - 経済産業省 - In a preventive maintenance system for transaction processors, a preventive maintenance server periodically performs meter reading to collect, from a transaction processor requiring preventive maintenance, preventive maintenance information available for determination of the time when maintenance work is required, analyzes the collected preventive maintenance information, and determines for each transaction processor whether the transaction processor is in an alarm status requiring maintenance work within a predetermined period.
本発明は、予防保守サーバが定期的に予防保守対象の取引処理装置から保守作業の必要時期を判断可能な予防保守情報を収集する検針を行い、収集した予防保守情報を解析し、各取引処理装置について、所定期間以内に保守作業が必要なアラーム状態となったか否かを判別する取引処理装置の予防保守システムに関する。 - 特許庁 - In the image processor 10, when receiving an image expansion instruction including image data of a processing object and required magnification thereof, a parallel number selection part 162 calculates magnification errors between required magnification and actual magnification on a parallel number basis when processing object image data are subjected to parallel calculation processing by setting processors of an SIMD processor 50 in a different parallel number, and selects a parallel number having the smallest magnification error.
画像処理装置１０において、並列数選択部１６２は、処理対象の画像データと要求倍率を含む画像拡大指示を受付けると、ＳＩＭＤプロセッサ５０のプロセッサを異なる並列数にして処理対象画像データを並列演算処理させる場合の該並列数別の要求倍率と実倍率との倍率誤差を算出し、該倍率誤差が最も小さい並列数を選択する。 - 特許庁 - Advice and price information, etc., regarding the service are returned on the side of one information processor to receive pieces of information by transmitting service information being information regarding the contents and characteristics of the service and image information to indicate the service object from the other information processor to be used by the service beneficiary by using the information processors mutually connected by a communication network such as the Internet.
インターネット等の通信ネットワークにより互いに接続された情報処理装置を利用し、サービス受給者の用いる一方の情報処理装置からサービスの内容、特性に関する情報であるサービス情報と、サービスの対象を示す画像情報とを送信することによって、それら情報を受け取った他方の情報処理装置側においてそのサービスに係るアドバイスや価格情報等を返信することとした。 - 特許庁 - The system is not necessary to provide excess facilities as a total system because a plurality of operation processors or an LUT are not necessary.
放射線画像撮影システムは、放射線画像を２次元的に配列された複数の検出素子により撮像し、前記複数の検出素子で得られた電気信号に基づく画像信号を生成して出力する放射線画像検出手段と、放射線画像検出手段から出力された放射線画像情報について、視覚にリニアな値として、出力デバイスに依存しない出力信号に変換して出力する手段を有する。 - 特許庁 - To provide an interprocessor communication system providing data transfer between processors by an application without modifying the application on a parallel processing system using an OS for a single processor running the OS and an existing application for a single processor on a multiprocessor without modifying them, and capable of realizing parallel processing by the multiprocessor with respect to the existing application.
マルチプロセッサ上でシングルプロセッサ向けＯＳと既存のアプリケーションをそれらに改造を加えることなく動作させ、その既存のアプリケーションに対してマルチプロセッサによる並列処理を実現できるようにしたシングルプロセッサ向けＯＳによる並列処理システム上で、アプリケーションに改造を加えることなく、当該アプリケーションによるプロセッサ間におけるデータ転送を可能にするプロセッサ間通信システムを提供する。 - 特許庁
