「Programming in Logic」を含む例文一覧(18)
- PROLOG(PROgramming in LOGic) was developed in Europe in the mid 1960's for artificial intelligence
PROLOG(プロログ)は人工知能用(言語)として1960年中頃にヨーロッパで開発された - コンピューター用語辞典 - A method of performing in-system programming of the EEPROMs 208, 210, and 218 for holding the configuration code for a programmable logic device such as FPGAs 204, 206, and 207 is described.
FPGA(204,206,207)等のプログラマブルロジックデバイス用の構成コードを保持するEEPROM(208,210,218)をインシステムプログラムする方法を説明する。 - 特許庁 - METHOD AND DEVICE FOR PERFORMING IN-SYSTEM PROGRAMMING OF PROGRAMMABLE LOGIC DEVICE ON MULTIPLE BOARDS THROUGH COMMON CONNECTION POINT
共通接続ポイントを通して複数基板上のプログラマブルロジックデバイスのインシステムプログラミングを行う方法および装置 - 特許庁 - OCL (object constraint language) is not a programming language, so it is not possible to write program logic or flow control in OCL.
OCL（オブジェクト制約言語）はプログラミング言語ではないので、OCL中でプログラム論理や流れ制御を書くことはできない。 - コンピューター用語辞典 - To obtain a logic processing apparatus in which throughput of whole processing when re-write processing of programming data is performed can be improved.
プログラミングデータの再書込み処理を実施する際の処理全体のスループットを高めることができる論理処理装置を得ることを目的とする。 - 特許庁 - To provide a programming verification system which programs fairy a defective bit again without applying stress excessively to bit logic in a device.
装置内のビット論理に過剰にストレスをかけることなしに、良好でなかったビットを良好に再プログラムするプログラミング検証システムを提供すること。 - 特許庁 - A solid state memory device is fabricated by forming a level of the device (302), identifying defective areas in the level (304), and programming address logic of the level so as to avoid defective areas in the level (306).
固体メモリデバイスは、そのデバイスの1つの段を形成（302）し、その段内の欠陥領域を特定（304）し、段内の欠陥領域を回避するように、段のアドレス論理回路をプログラミングする（306）ことにより、製作される。 - 特許庁 - In a embodiment, a checksum is compared with an expectation value, which is preliminarily calculated by the checksum on data before or during a programming into the programmable logic resource.
一実施例において、チェックサムは期待値と比較され、この期待値はプログラマブルロジックリソース内にプログラムされる前あるいは最中のデータ上のチェックサムによって予め計算される。 - 特許庁 - DMA is connected between an EEPROM and a RAM (not including the core of a micro-controller involved), and automatic programming of data blocks having random length from the RAM to the EEPROM including the verification of programming operation for original data in the RAM is performed under the control of an EEPROM logic.
ＥＥＰＲＯＭとＲＡＭ（付随するマイクロコントローラのコアを含まない）との間にＤＭＡを接し、ＥＥＰＲＯＭロジックの制御のもと、ＲＡＭ内のオリジナルデータに対するプログラム動作の検証を含む、ＲＡＭからＥＥＰＲＯＭまでのランダムな長さのデータブロックの自動プログラミングを行う。 - 特許庁 - SYSTEM FOR DIGITAL IMAGE CAPTURE AND PROCESSING TO SUPPORT PLUG-IN OF MULTIPLE THIRD PARTY CODES USING CONFIGURATION FILE HAVING CONDITIONAL PROGRAMMING LOGIC FOR CONTROLLING CHAINING OF MULTIPLE THIRD PARTY PLUG-INS
複数のサードパーティ・プラグインのチェーン化を制御する条件付きプログラミング論理を有するコンフィギュレーション・ファイルを用いての複数のサードパーティ・コードのプラグインをサポートするデジタル画像キャプチャおよび処理のシステム - 特許庁 - To provide an I/O unit which allows the user to customize it to user's application by providing a programming function in the unit in order to enable the user to program I/O control logic and arithmetic functions freely.
ユニットにプログラミング機能を搭載することにより、ユーザにおいて自由にＩ／Ｏ制御ロジック、演算機能をプログラミングできるようにして、ユニットをユーザの用途に合わせてカスタマイズ（最適化）して利用できるようにしたＩ／Ｏユニットを提供する - 特許庁 - A cause and effect function block, which can be easily integrated into a function block diagram programming environment in a process plant safety system to implement a cause and effect logic, includes a set of cause inputs and a set of effect outputs.
プラント安全システムの機能ブロックダイヤグラムプログラミング環境に容易に組み込んで、原因結果ロジックを実装するための原因結果機能ブロックは、原因入力の集合と結果出力の集合とを含んでいる。 - 特許庁 - A software programming compares a result generated from execution as a hardware logic, in one mode out of two modes, with a result generated from execution as a software command, in the other mode out of the two modes.
ソフトウェアプログラミングは、２つの形態のうちの一方の形態の、ハードウェア論理としての実行から生成される結果と、２つの形態のうちの別の形態の、ソフトウェア命令としての実行から生成される結果との比較を更に実行する。 - 特許庁 - To provide a programmable logic controller (PLC) which includes a means for preventing an object code of a system library from unauthorized access and makes a support tool upload and use necessary information in programming or editing of the system library in the support tool.
システムライブラリのオブジェクトコードに対する不正アクセスを防止する手段を備えると共に、支援ツールでのシステムライブラリのプログラミングや編集の際に必要な情報については支援ツールにアップロードして使用させることができるプログラマブル・ロジックコントローラを提供すること。 - 特許庁 - To provide a device for automatic generation of an executable program of a Web application compliant with specifications that can fully automatically generate basic business logic including a screen program when a developer unskilled in programming languages specifies some business rules including data items.
プログラミング言語に知識のない開発者が、データ項目をはじめとするいくつかの業務ルールを指定することにより、画面プログラムを含む基本的業務ロジックの完全自動生成を可能とし、仕様に準拠したＷｅｂアプリケーションの実行形式プログラムの自動生成装置を提供する。 - 特許庁 - In the data latch circuit 11, a node FUADD is pre-charged to 'H' by a pre-charge circuit 14 prior to programming, further, 'H' is pre-set when the fuse 10 is to be programmed, by a pre-set circuit 12 by a fail address FAADD and a logic of a latch signal LATCHp.
データラッチ回路１１は、プログラムに先立ち、プリチャージ回路１４により、ノードＦＵＡＤＤが“Ｈ”にプリチャージされ、更にプリセット回路１２により、フェイルアドレスＦＡＡＤＤとラッチ信号ＬＡＴＣＨｐの論理によって、ヒューズ１０がプログラムすべきものである場合に“Ｈ”がプリセットされる。 - 特許庁 - In the nonvolatile semiconductor memory device for programming memory cells which have a first or a second logic status, and for deleting them in sector units in accordance with input data having a plurality of bit information, the memory cell transistors of cell array block and transistors of column decoder block have a plurality of sectors which are formed by sharing a bulk area, to provide a sector structure formed of the shared bulk.
第１または第２論理状態を有するメモリセルを、複数のビット情報を有する入力データに応じてプログラムしセクタ単位に消去する不揮発性半導体メモリ装置において、セルアレイブロックのメモリセルトランジスタとコラムデコーダーブロックのトランジスタが一つのバルク領域を共有して形成されたセクタを複数有し、共有バルクで形成されたセクタ構造を有する半導体メモリ装置とした。 - 特許庁 - The semiconductor device further integrating and systemizing a plurality of integrated circuits different in functions such as a dram block 1, a logic circuit block 2 and an analog circuit block 3 is provided with a test control circuit 4 controlling input of a test signal to each integrated circuit, and a fuse programming circuit block 5 restricting the input of the test signal to each integrated circuit from the test control circuit 4.
ＤＲＡＭブロック１、論理回路ブロック２、アナログ回路ブロック３など機能の異なった複数の集積回路をさらに集積してシステム化した半導体装置であって、各々の集積回路へのテスト信号の入力を制御するテストコントロール回路４と、このテストコントロール回路４から各集積回路へのテスト信号の入力を所定の集積回路の１つに限定するヒューズプログラミング回路ブロック５とを設ける。 - 特許庁
- Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved.
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
