「RAM」を含む例文一覧(7327)
＜前へ 1 2 .... 8 9 10 11 12 13 14 15 16 .... 146 147 次へ＞- The matching device 17 comprises a RAM 3, a ROM 4 and an LSI 5.
マッチング装置１７は、ＲＡＭ３と、ＲＯＭ４と、ＬＳＩ５とを有する。 - 特許庁 - To provide a cluster which is applicable to a spin RAM, a spin torque oscillator etc.
スピンＲＡＭ、スピントルク発振器などに適用できるクラスターを提案する。 - 特許庁 - A timer is set (303), and a time-out time is read out from a RAM (304).
タイマがセットされ（３０３）、タイムアウト時間をＲＡＭから読み出す（３０４）。 - 特許庁 - Event data ev are stored in a RAM 7 in an order of generation in a time series.
イベントデータｅｖは発生順に時系列にＲＡＭ７に記憶される。 - 特許庁 - RAM INCORPORATED DRIVER, DISPLAY UNIT USING THE DRIVER AND ELECTRONIC EQUIPMENT
ＲＡＭ内蔵ドライバ並びにそれを用いた表示ユニットおよび電子機器 - 特許庁 - The gradation data are read from the display data RAM 50 in two line units.
表示データＲＡＭ５０から、２ライン単位で階調データが読み出される。 - 特許庁 - In the power failure recovery processing, the data are checked in the backup RAM area.
停電復旧処理では、バックアップＲＡＭ領域のデータチェックを行う。 - 特許庁 - A CPU 26 integrates the game start waiting time w in a RAM 25.
ＣＰＵ２６は、この遊技開始待ち時間ｗをＲＡＭ２５に積算する。 - 特許庁 - The R/W gets the transmitted staff information stored into the RAM.
Ｒ／Ｗユニットは、送信されてきた店員情報をＲＡＭに記憶する。 - 特許庁 - The image forming apparatus holds the received SJ information in a RAM 23.
画像形成装置は受信したＳＪ情報をＲＡＭ２３に保持させる。 - 特許庁 - An absolute address of each GOP is stacked in an address buffer area in a RAM.
各ＧＯＰの絶対アドレスをＲＡＭ内のアドレスバッファエリアにスタックする。 - 特許庁 - Individual information data base including melody data is stored in an RAM 4.
ＲＡＭ４には、楽曲データを含む個人情報データベースが記憶される。 - 特許庁 - A memory chip 1 is mixedly mounted with memory cells 2 and 3 of a ROM and a RAM.
メモリチップ１は、ＲＯＭとＲＡＭとのメモリセル２，３を混載している。 - 特許庁 - The processor 31 can read out the read data by accessing the RAM 33.
プロセッサ３１は、ＲＡＭ３３にアクセスすることにより、リードデータを読み出せる。 - 特許庁 - Thus, character data of each row are successively read out from the RAM 10.
これによって、各行の文字データが順次ＲＡＭ１０から読み出される。 - 特許庁 - When there is no error, the registry information on the A side is written in the RAM 11.
エラーがないとき、Ａ面のレジストリ情報をＲＡＭ１１に書き込む。 - 特許庁 - Then, the retrieved television column data stored in the RAM 42 are displayed on the TV.
そして、ＴＶにＲＡＭ４２に記憶した検索テレビ欄データを表示する。 - 特許庁 - An output of the multiplexer on the other side provides an address of the on- chip RAM.
他方のマルチプレクサの出力は、オンチップＲＡＭのアドレスを提供する。 - 特許庁 - The middleware 32 describes a window header of an inputted window in a RAM 12.
ミドルウェア３２には、入力されたウィンドウのウィンドウヘッダをRAM１２に記述する。 - 特許庁 - BANK CONTROL CIRCUIT OF RAM BUS DRAM AND SEMICONDUCTOR MEMORY UTILIZING THIS CIRCUIT
ラムバスＤＲＡＭのバンク制御回路及びこれを利用した半導体メモリ素子 - 特許庁 - NEEDLELESS INJECTOR WITH SHOCK ABSORBING MEANS BETWEEN RAM AND PISTON
ラムおよびピストンの間に衝撃吸収手段を備える無針注射器 - 特許庁 - a RAM in which the memory of every bit is kept as long as electric power is supplied
半導体記憶装置で,メモリの各ビットの記憶が保持されているもの - EDR日英対訳辞書 - The RAM 31 holds stored contents even after the ACC switch is turned off.
ＲＡＭ３１はＡＣＣスイッチがオフにされた後も記憶内容を保持する。 - 特許庁 - The image data are then compressed by an ASIC and stored in a RAM (S3, S4).
そして、ＡＳＩＣで圧縮してからＲＡＭに格納する（Ｓ３、Ｓ４）。 - 特許庁 - A plurality of logical group data storage areas are secured in the nonvolatile RAM 3.
不揮発性RAM３には論理グループデータ記憶領域が複数個確保される。 - 特許庁 - To provide a microprocessor which incorporates a RAM available for purposes other than a cache memory and can easily and also fast access the RAM.
キャッシュメモリ以外の目的で利用可能なＲＡＭを内蔵して、このＲＡＭに簡易かつ高速にアクセスできるようにしたマイクロプロセッサの提供。 - 特許庁 - Preferably a buffer consisting of a 32K-word RAM for one bank, six dual port 16-word FIFOs and a related sequence logic 30 is provided.
本発明の好ましい実施態様によれば、1バンクの32KワードRAM(14)、6つのデュアルポート16ワードFIFO(23-28)、及び関連するシーケンスロジック(30)からなるバッファが提供される。 - 特許庁 - In the STR mode, the power consumption by the RAM can be reduced in comparison with a conventional device which has power sources of all the regions of the RAM turned on.
ＳＴＲモード時、ＲＡＭの全領域の電源をオンにしている従来装置に比べ、ＲＡＭによる消費電力を低減することができる。 - 特許庁 - A ROM emulator 11 includes: RAM 32a to 32e; and controllers 31 and 33a to 33e for controlling write of the respective RAM 32a to 32e and the like.
ＲＯＭエミュレータ１１は、ＲＡＭ３２ａ〜３２ｅと、ＲＡＭ３２ａ〜３２ｅの各々の書き込み等を制御するためのコントローラ３１，３３ａ〜３３ｅと、を有する。 - 特許庁 - After a read access from the display section 4 to the RAM 7 is finished, the data subjected to the reduction processing by the reduction processing section 5 are outputted to the RAM 7.
表示部４からのＲＡＭ７への読み出しアクセスが終了後は、縮小処理部５で縮小処理されたデータはＲＡＭ７へ出力される。 - 特許庁 - The memory access common control circuit 13 receiving the signal 300 generates a RAM control signal data group 200 and transmits it to the RAM element 10.
信号３００を受信したメモリアクセス共通制御回路１３は、ＲＡＭ制御信号・データ群２００を作成してこれをＲＡＭ素子１０へ送信する。 - 特許庁 - Then the CPU 202 applies expansion decoding processing to the image data stored in the RAM 208 and stores the obtained image data in a RAM 209.
そして、ＣＰＵ２０２は、ＲＡＭ２０８に記憶された画像データに対して伸長復号化の処理をし、得られる画像データをＲＡＭ２０９に記憶する。 - 特許庁 - When it is instructed for printing, the image data for one picture stored in the video RAM part 14 are supplied through a print image I/F part 18 to the printer 50.
印刷が指示された際、ビデオRAM部１４に記憶されている１画面分の画像データは、印刷画像I/F部１８を介して、プリンタ５０に供給される。 - 特許庁 - The control information stored in the RAM 70 is also stored in a RAM 73, and a CPU 76 reads the control information as necessary.
ＲＡＭ７０に記憶された制御情報はＲＡＭ７３にも蓄えられ、必要に応じてＣＰＵ７６がＲＡＭ７３から制御情報を読み出す。 - 特許庁 - To surely operate tracking flow detection even in a RAM disk by providing first and second tracking flow detection means based on an off-track signal, a track gap signal and respectively operating the first and second tracking flow detection means when a ROM or a RAM disk is loaded.
ＲＯＭディスク、ＲＡＭディスク、パーシャルＲＯＭディスクの全てにおいて、正確なトラッキング流れ検出を実現することを目的とする。 - 特許庁 - An external memory control circuit 13 outputs the data stored in the buffer RAM 19 to an internal RAM 16 and an EDC processing circuit 14.
外部メモリ制御回路１３は、バッファＲＡＭ１９に格納されたデータを内部ＲＡＭ１６へ出力すると共に、ＥＤＣ処理回路１４へ出力する。 - 特許庁 - In absence of a CAM or RAM bit error, the reference parity bits from the RAM and the parity bits generated from the masked query data will match.
ＣＡＭまたはＲＡＭにビットエラーがない場合、ＲＡＭからの参照パリティビットおよびマスクされた照会データから生成されるパリティビットが整合する。 - 特許庁 - The read queue buffers 54a and 54b sequentially store readable addresses from the RAM 50 to secure a data read-out order from the RAM 50.
読出キューバッファ５４ａ、５４ｂは、ＲＡＭ５０からの読み出し可能なアドレスを順番に格納し、ＲＡＭ５０からのデータの読み出しの順番を保証する。 - 特許庁 - In a quick copy mode MD1, a copy module is loaded from a ROM to a RAM, but a panel module is not loaded from the ROM to the RAM.
クイックコピーモードＭＤ１では、コピーモジュールがＲＯＭからＲＡＭにロードされている一方でパネルモジュールはＲＯＭからＲＡＭにロードされていない。 - 特許庁 - The write queue buffer 52 sequentially stores data-writable addresses in the RAM 50 to secure the order of data writing to the RAM 50.
書込キューバッファ５２は、ＲＡＭ５０中で、データの書き込み可能なアドレスを順番に格納し、ＲＡＭ５０へのデータの書き込みの順番を保証する。 - 特許庁 - The payout information of the pachinko balls is backed up in the RAM of a main controller 20 and the RAM of a prize ball controller 46 when a main power source is interrupted.
メイン電源の遮断時にメイン制御装置２０のＲＡＭおよび賞球制御装置４６のＲＡＭにパチンコ球の払出し情報がバックアップされる。 - 特許庁 - To reduce a necessary ROM capacity and RAM capacity in a computer for copying and executing an integrated program from an ROM to an RAM.
組み込みプログラムをＲＯＭからＲＡＭにコピーして実行するコンピュータにおいて、必要なＲＯＭ容量及びＲＡＭ容量を低減させる。 - 特許庁 - The RAM emulated by the emulator is reconstructed into a state where the RAM is held at several points in a trace window.
また、エミュレータによってエミュレートされるＲＡＭは、ＲＡＭがトレースウィンドウ中のいくつかのポイントにおいて保持されている状態に再構築される。 - 特許庁 - Then the program is loaded to a RAM 14 by the started task, and when finishing the loading, the virtual address is remapped in a physical memory area of the RAM 14.
その後、起動したタスクによりプログラムをＲＡＭ１４へロードし、そのロードが完了した時点で、仮想アドレスをＲＡＭ１４の物理メモリ領域にリマップする。 - 特許庁 - The GPS device 10 includes a first RAM 15 for sequentially storing the acquired data, a second RAM 16, a data synchronizing unit and a synchronization state notifying unit.
ＧＰＳ装置１０は、取得したデータを順次記憶する第１ＲＡＭ１５と、第２ＲＡＭ１６と、データ同期部と、同期状態通知部とを備える。 - 特許庁 - After writing all the data to be written into the nonvolatile memory into the RAM, the data on the RAM are copied into the nonvolatile memory.
そして、不揮発性メモリに書き込むべきデータを全てＲＡＭに書き込んだ後、ＲＡＭ上のデータを不揮発性メモリにコピーするようにしたものである。 - 特許庁 - To attain time securement of diagnosis interval, in a RAM diagnosis method using a double RAM algorithm, without increase in processing load or processing time.
ダブルＲＡＭアルゴリズムを用いるＲＡＭ診断手法に係り、処理負荷や処理時間の増大を招くことなく、診断間隔の時間保証を実現する。 - 特許庁 - Extended signals are stored temporarily in an RAM 5 according to a synchronization control section 3 and the stored receiving signals are read out according to the RAM control section 2.
拡張した信号を同期制御部３に従ってＲＡＭ５に一度蓄積し、ＲＡＭ制御部２に従って蓄積した受信信号を読み出す。 - 特許庁 - To freely set two memory operation modes by a user's selection without starting a RAM operation mode immediately when a printer with the RAM operation mode is started.
ＲＡＭ動作モードを備えるプリンタの起動時に直ちにＲＡＭ動作モードとせずに、ユーザの選択により２つのメモリ動作モードを自由に設定する。 - 特許庁 - The process controller stores a program and data in a program RAM and in a data RAM via the image data controller 203, and updates the processing function.
プロセス・コントローラーは、画像データ制御部２０３を介して画像処理プロセッサーのプログラムＲＡＭ、データＲＡＭにプログラム、データを格納し処理機能を更新する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
- Copyright © National Institute of Information and Communications Technology. All Rights Reserved.
