「RISC」を含む例文一覧(84)

＜前へ 1 2
  • An address space range of external access which is desired to be preferentially processed to the DMA burst transfer is set in internal registers 6, 7 of a RISC.
    ＲＩＳＣの内部レジスタ６，７にはＤＭＡバースト転送に優先処理させたい外部アクセスのアドレス空間範囲が設定される。 - 特許庁
  • To efficiently merge processing of a sequential execution processor (RISC processor 100) with processing of a parallel execution processor (VLIW coprocessor 200).
    逐次実行部（ＲＩＳＣプロセッサ１００）の処理と並列実行部（ＶＬＩＷコプロセッサ２００）の処理とを効率良く融合させる。 - 特許庁
  • To provide a computer system capable of utilizing a RISC type microprocessor architecture which can be embedded in a single VLSIC semiconductor chip.
    単一のＶＬＳＩＣ半導体チップに実装可能なＲＩＳＣ型マイクロプロセッサ・アーキテクチャを採用できるコンピュータシステムを提供する。 - 特許庁
  • To provide an instruction execution method using a high-performance RISC-based superscalar processor which is suitable to be realized with a microprocessor.
    マイクロプロセッサで実現するのに適した高性能のＲＩＳＣベースのスーパースカラープロセッサを用いた命令実行方法を提供する。 - 特許庁
  • To provide a printer controller capable of employing an RISC type microprocessor arkitecture capable of being mounted on a single VLSIC semiconductor chip.
    単一のＶＬＳＩＣ半導体チップに実装可能なＲＩＳＣ型マイクロプロセッサ・アーキテクチャを採用できるプリンタコントローラを提供する。 - 特許庁
  • When the cross operation is required, the RISC processor 10 loads a multiplicand and a multiplier to registers 34 and 36 of the coprocessor 12.
    タスキ掛け演算が必要となる場合、ＲＩＳＣプロセッサ１０はコプロセッサ１２のレジスタ３４、３６に被乗数及び乗数をロードする。 - 特許庁
  • To provide a product-sum operation processing method capable of economically utilizing a memory in a general purpose RISC type microcomputer and also being executed at a high speed.
    汎用のＲＩＳＣ型マイクロコンピュータで、メモリを経済的に利用でき、且つ高速に実行できる積和演算処理方法を提供する。 - 特許庁
  • The configuration enables the RISC- CPU monitor to use a monitor function synchronized with an RTOS or OS.
    上記の構成によれば、ＲＩＳＣ−ＣＰＵ用のモニターに対して、ＲＴＯＳまたはＯＳと同期してモニター機能を使用することが可能となる。 - 特許庁
  • The results of the erosetta sine casella operation or sum and difference operation written in the register 42 are read out in accordance with a register readout instruction from the RISC processor 10.
    出力レジスタ４２に書き込まれたタスキ掛け演算結果或いは和差演算結果は、ＲＩＳＣプロセッサ１０のレジスタ読み出し命令により読み出される。 - 特許庁
  • A method and a system for efficiently selecting the operand field can be executed by various computer architecture including RISC architecture.
    本発明によれば、オペランドフィールドを効率的に選択する方法及びシステムは、ＲＩＳＣアーキテクチャを含めて様々なコンピュータアーキテクチャにおいて実行可能となる。 - 特許庁
  • To provide a RISC type CPU simplifying constitution to the utmost, and prohibiting an interruption, when executing computation using an auxiliary arithmetic unit.
    補助演算装置を使用して演算を実行させる場合に、構成を極力簡単にして割り込みを禁止することができるＲＩＳＣ型ＣＰＵを提供する。 - 特許庁
  • Of four instructions simultaneously fetched on a RISC processor 100, specific fields of second and fourth instructions are predecoded by an instruction predecoder 170.
    ＲＩＳＣプロセッサ１００において同時にフェッチされた４つの命令のうち第２番目と第４番目の命令の特定フィールドが命令プリデコーダ１７０によってプリデコードされる。 - 特許庁
  • The processor provides good code density in a fixed-length high-performance encoding based on RISC principles, including a general register with load/store architecture.
    このプロセッサは、ロード／記憶アーキテクチャを備えた汎用レジスタを含むＲＩＳＣ原理に基づいた固定長の高性能符号化における良好なコード密度を達成する。 - 特許庁
  • When an application is extended and a system control part 33 is added, an input and an output are controlled by an RISC 331 of the system control part 33 for the operation display part 36.
    アプリケーションが拡張されシステム制御部３３が付加されると、操作表示部３６はシステム制御部３３のＲＩＳＣ３３１で入出力が制御される。 - 特許庁
  • While it was made to work with this new kind of hardware (known these days as RISC), a.out was ill-suited for this hardware, so many formats were developed to get to a better performance from this hardware than the limited, simple a.out format could offer.
    コマンドを入力できるコンソールが一つというのは、 FreeBSDのようにいくつものプログラムを同時に動かせるオペレーティングシステムの場合は少しもったいないことです。 - FreeBSD
  • Compared to conventional RISC architectures, this processor lowers both BI and IS with minimal increases in clock period and average number of clocks per instruction.
    通常のＲＩＳＣアーキテクチャと比較すると、このプロセッサは、クロック期間および命令当たりの平均クロック数の増加を最小限にとどめながら、ＢＩおよびＩＳの両者を低下させる。 - 特許庁
  • A product sum operating processor 12 is connected to an RISC processor 10 and the processor 10 executes DCT/IDCT operation for the compression/expansion of image signals and voice signals.
    ＲＩＳＣプロセッサ１０に積和演算コプロセッサ１２が接続され、ＲＩＳＣプロセッサ１０は、画像信号や音声信号の圧縮／伸長におけるＤＣＴ／ＩＤＣＴ演算を実行する。 - 特許庁
  • An eight-bit RISC based microcontroller includes an eight-bit register file 20 having a dedicated arithmetic logic unit (ALU), in addition to a general purpose eight-bit ALU 22.
    ８ビットＲＩＳＣベースのマイクロコントローラは、汎用８ビット専用算術論理演算装置（ＡＬＵ）２２に加えて算術論理演算装置（ＡＬＵ）を有する８ビットレジスタファイル２０を含む。 - 特許庁
  • By utilizing the direct mapping of the legacy instructions to host instructions, the emulation system provides increased real-time performance for relatively modern RISC microprocessors.
    ホスト命令に対してレガシー命令の直接変換を用いることにより、本発明に従ったエミュレーションシステムは、関連したモデムのＲＩＳＣマイクロプロセッサのために実時間性能の向上を提供する。 - 特許庁
  • To provide a numerical control device having multi-CPU constitution using a RISC CPU and capable of easily executing the exclusive control of a shared memory and the processing time of which is shortened.
    ＲＩＳＣ・ＣＰＵを使用したマルチＣＰＵ構成であって、共有メモリについての排他制御を容易に行うことができ、処理時間を短くすることができる数値制御装置を提供する。 - 特許庁
  • Every time when the application software is added or deleted, an RISC CPU chip 2a executes schedule software 26 and loads or unloads an incorporated transfer parameter to a programmable timer 21 as needed.
    ＲＩＳＣ ＣＰＵチップ２ａは、スケジュールソフトウェア２６をアプリケーションソフトウェアが追加か削除されるたびに実行し、内蔵されている転送パラメータをプログラマブルタイマー２１に必要に応じてロード又はアンロードする。 - 特許庁
  • In the case of supplying high-frequency power to the heating coil 8 of a resonance circuit 10 by an inverter circuit 13 for induction heating of the rice-cooking pot A, the inverter circuit 13 is controlled by an RISC microcomputer 22.
    インバータ回路１３によって共振回路１０の加熱コイル８に高周波電力を供給し、炊飯釜Ａを誘導加熱する場合に、インバータ回路１３をＲＩＳＣマイコン２２によって制御する。 - 特許庁
  • Each CPU of a system computer 1 and an RISC 2 is provided with an REQ terminal for requesting communication, an ACK terminal for responding to the request, a data output terminal SDO, a data input terminal SDI, and a clock terminal.
    シスコン１とＲＩＳＣ２の各ＣＰＵは、通信を要求するＲＥＱ端子，要求に対し応答するＡＣＫ端子，データ出力端子ＳＤＯ，データ入力端子ＳＤＩ、クロック端子を有している。 - 特許庁
  • With a load instruction from the RISC processor 10 as a trigger, the product sum operating coprocessor 12 executes the cross operation while using the multiplicand and multiplier written in the registers 34 and 36 and writes the result into an output register 42.
    積和演算コプロセッサ１２は、ＲＩＳＣプロセッサ１０からのロード命令をトリガーとしてレジスタ３４、３６に書き込まれた被乗数及び乗数を用いてタスキ掛け演算を実行し、出力レジスタ４２に書き込む。 - 特許庁
  • To reduce the design man-hour of a processing program and to prevent the decline of an operation speed by reducing a storage area to be required in diagnosis judgment and operating information matched with a RISC microcomputer which is the main current.
    ダイアグ判定において、必要となる記憶領域を削減すると共に、主流となっているＲＩＳＣマイコンに合わせた情報操作を行うことにより、処理プログラムの設計工数を削減し、また、演算速度の低下を防止する。 - 特許庁
  • At the time of the restoration from the energy saving mode, the operation display part 36 is started by the CISC 321 of the copying control part 32 and the input / output control of the operation display part 36 is switched to the RISC 331 of the system control part 33.
    省エネルギーモードから復帰したとき、複写制御部３２のＣＩＳＣ３２１で操作表示部３６を立ち上げ、操作表示部３６の入出力制御をシステム制御部３３のＲＩＳＣ３３１に切り換える。 - 特許庁
  • The RISC module is composed of a CPU 11 that executes microcodes as programming instructions, a C/F socket 20 that can connect or disconnect external devices and a substrate 24 that is equipped with the CPU 11 and the C/F socket 20.
    本発明のＲＩＳＣモジュールは、マイクロコードをプログラムコードとして実行するＣＰＵ１１と、外部装置を着脱可能に接続するＣ／Ｆソケット２０と、ＣＰＵ１１及びＣ／Ｆソケット２０を搭載する基板２４と、を備えている。 - 特許庁
  • A control circuit 54, controlling IGBT's 11, 13 constituting the inverter circuit 9 by a PWM control depending on a phase contrast of an output voltage and an output current of the inverter circuit 9 of the induction heating cooker, is constituted by an RISC (reduced instruction set computer) microcomputer.
    誘導加熱調理器のインバータ回路９の出力電圧と出力電流との位相差に基づいて、インバータ回路９を構成するＩＧＢＴ１１，１３をＰＷＭ制御する制御回路５４を、ＲＩＳＣマイコンによって構成する。 - 特許庁
  • For program data in a machine language by a RISC (Reduced Instruction Set Computer), codes of the same meaning are stored in a predetermined region determined in a fixed format having a data length of 32 bits, and thereby a possibility, for a slide to be matched at intervals of four bytes when performing the coding by LZ77 codes, becomes high.
    ＲＩＳＣによるマシン語のプログラムデータは、データ長が３２ビットの固定フォーマットで決められた所定領域に対して、同じ意味のコードが格納されるため、ＬＺ７７符号による符号化を行う際のスライドが４バイト毎に一致する可能性が高くなる。 - 特許庁
  • In the energy saving mode, connection with the operation display part 36 is switched to a copying control part 32, the input / output control of the operation display part 36 is switched to a CISC 321 of the copying control part 32, and power supplied to the RISC 331 of the system control part 33 is shut off.
    省エネルギーモードになると操作表示部３６との接続を複写制御部３２に切り換え、操作表示部３６の入出力制御を複写制御部３２のＣＩＳＣ３２１に切り換え、システム制御部３３のＲＩＳＣ３３１に供給している電力を遮断する。 - 特許庁
  • A RISC 4 specifies main image data of a person with open eyes as a photographic subject from among a plurality of main image data items captured by consecutive imaging by an imaging section 1, and records an image file created based on the specified image data on a memory card 12 that is a nonvolatile storage medium, while controlling a recording section 3.
    ＲＩＳＣ４は、撮像部１による連続撮像によって取得された複数の本画像データの中から、被写体としての人物が目を開いている本画像データを特定し、特定した画像データに基づいて作成した画像ファイルを、記録部３を制御して不揮発性の記憶媒体であるメモリカード１２に記録する。 - 特許庁
  • At starting communication, the system computer 1 or the RISC 2 sets the REQ terminal as an output to output a communication start signal, and when the other side detects the communication start signal at the REQ terminal, it sets the ACK terminal as an output to return a response signal.
    シスコン１またはＲＩＳＣ２は通信を開始する場合、ＲＥＱ端子を出力に設定して通信開始信号を出力し、相手側はＲＥＱ端子に通信開始信号を検出したとき、ＡＣＫ端子を出力に設定して応答信号を返すことができるように構成されている。 - 特許庁
  • In this monitor camera device 1 with a shaking correcting function, a movement detecting part 16 detects a moving vector in an area set by a movement detection area setting part 23, and an RISC microcomputer 17 calculates a zoom area based on the detected result, and an electronic zoom part 20 enlarges the calculated zoom area.
    揺れ補正付き監視カメラ装置１は、動き検出部１６が動き検出エリア設定部２３に設定されているエリアで動きベクトルを検出し、この検出結果に基づきＲＩＳＣマイコン１７がズームエリアの算出を行い、電子ズーム部２０が上記算出されたズームエリアの拡大処理を行う。 - 特許庁
  • This microwave oven includes the control unit having a reduced instruction set computer (RISC) for controlling operations of the microwave oven, a soft touch panel changing its capacitance in accordance with a contact position, and a soft touch panel driving circuit for detecting the variation of the capacitance of the soft touch panel to generate an electric signal to be supplied to a microprocessor in accordance with the variation of the capacitance.
    電子レンジの諸般動作を制御するための縮小命令セットコンピュータ（ＲＩＳＣ）と、接触位置に応じて静電容量が変化するソフトタッチパネルと、前記静電容量の変化に応じて電気的信号を発生させて前記マイクロプロセッサに提供するため、前記ソフトタッチパネルの静電容量の変化を検出するソフトタッチパネル駆動回路とを有する制御部を含む。 - 特許庁
＜前へ 1 2

例文データの著作権について