「ROM.」を含む例文一覧(6252)

<前へ 1 2 .... 69 70 71 72 73 74 75 76 77 .... 125 126 次へ>
  • The adder section 21 adds the offset value calculated by the CPU 20 to a reception electric field report value at the adjustment stored in a ROM 19 and outputs the result as a reception electric field report value 9.
    加算部21はROM19に格納された調整時の受信電界報告値にCPU20で計算されたオフセット値を加算し、受信電界報告値9として出力する。 - 特許庁
  • To realize high density in a recording medium and improve reliability of the recording medium by increasing storage capacity per a recording medium and realizing ROM formation on a part of the recording medium.
    記録媒体一枚当りの記憶容量を増大させ、記録媒体の一部ROM化を実現することにより、記録媒体の高密度化や信頼性の向上を実現すること。 - 特許庁
  • A reproducing device 3 reproduces the stream in the RAM 2 by a high multiple speed VD-ROM drive 31, an MPEG 2 decoder 32 corresponding to HDTV decodes the reproduced stream and displays the decoded stream on an HDTV display device 33.
    再生装置3は、高倍速DVD−ROMドライブ31により再生し、HDTV対応MPEG2デコーダ32でデコードしてHDTVディスプレイ33に表示する。 - 特許庁
  • The computing device 30 includes a CPU 31, ROM 32, RAM 33, a setting device 34 to set a coefficient K specific to the wire, a display 35, and an input device 36.
    演算装置30にはCPU31、ROM32、RAM33、架線に特有の係数Kを設定する設定器34、表示器35、及び入力装置36が含まれている。 - 特許庁
  • The control part 20 has a function of controlling the X-ray diagnostic apparatus 10 and is provided with a CPU 21, a RAM 22, a ROM 23, a network connection part 24, an operation panel 25 and a storage part group 30.
    制御部20は、X線診断装置10を制御する機能を有し、CPU21、RAM22、ROM23、ネットワーク接続部24、操作パネル25および記憶部群30を有する。 - 特許庁
  • The game machine 10 comprises a CPU 66 for executing a lottery and a game, a liquid crystal display device 32, a display control circuit 250, a sound output device 300, a subordinate CPU 206, and a program ROM 208.
    遊技機10は、抽選し、遊技を実行するCPU66、液晶表示装置32、表示制御回路250、音発生装置300、サブCPU206、プログラムROM208を有する。 - 特許庁
  • However, such register allowing a designer of the program stored in a ROM 12 to suppose that it is proper from the viewpoints of amount of change in the number of rolling and bit width of the number of rolling is used from among these registers.
    ただし、これらレジスタのうち、ROM12に記憶されたプログラムの設計者が巻数変化量乃至巻数のビット幅として適切だと想定したものが使用される。 - 特許庁
  • A recognition control part 32 sends, to an inquiry signal of the type of an apparatus from the side of a host in a pseudo manner, a signal representing that it is a CD-ROM when connected to a USB.
    認識制御部32は、USBに接続された際に、ホスト側からの機器の種類の問い合わせ信号に対し、CD−ROMである旨の信号を擬似的に返信する。 - 特許庁
  • A microcomputer 10 is provided with not only a first CPU 11 for performing engine control and a second CPU12 for performing transmission control but also a RAM 13, a ROM 14, a free run timer 15 and an I/O part 16.
    マイコン10は、エンジン制御を行う第1CPU11と、トランスミッション制御を行う第2CPU12とをはじめ、RAM13、ROM14、フリーランタイマ15、I/O部16を備える。 - 特許庁
  • A sequencer 60 and a ROM writer 42 are controlled by setting two printed circuit boards 1 to a carrier device 20 and running a program by a computer 30, and data write-in operation is started.
    2枚のプリント基板1が搬送装置20にセットされ、コンピュータ30がプログラムを実行することで、シーケンサ60とROMライタ42が制御され、データ書込作業が開始される。 - 特許庁
  • When a user operates an execution key after operating a character key to input a character, a word corresponding to the input word is searched in a dictionary ROM while advancing in order of steps B1→B3→B4.
    ユーザーが文字キーを操作して文字を入力した後実行キーを操作すると、ステップB1→B3→B4と進んで、入力文字に対応した単語を辞書ROMにてサーチする。 - 特許庁
  • The audio CD file system 213 generates a command for controlling the CD-ROM driver 221 of a block device layer 220 in accordance with a system call from an application layer 100.
    オーディオCDファイルシステム213は、アプリケーション層100からのシステムコールに応じて、ブロックデバイス層220のCD−ROMドライバ221を制御するためのコマンドを生成する。 - 特許庁
  • To reduce the frequency in writing to a nonvolatile memory (NOR-Flash-ROM) while allowing continuation of processing regardless of the occurrence of power interruption, when updating software.
    ソフトウェアの更新において、電源切断が発生しても処理が継続できるようにしながらも不揮発メモリ(NOR・Flash・ROM)への書込み回数を少なくすることを目的とする。 - 特許庁
  • Since sliding of the displays 61a and 61b are directly controlled by the voice and lamp controller, a high-speed processing can be performed without putting a burden on the capacity of a ROM or a CPU.
    そして、表示装置61a、61bのスライドは、音声ランプ制御部で直接制御するので、ROM容量やCPUに負担を掛けることなく高速で処理することができる。 - 特許庁
  • The CPU 11 reads the text data specified by the text number and image data specified by the image number from the dictionary ROM 15 according to the searched text number and image number.
    CPU11は、検索したテキスト番号および画像番号を基に、テキスト番号によって特定されるテキストデータと、画像番号によって特定される画像データとを、辞書ROM15から読み出す。 - 特許庁
  • The output of the address decoder 50 enters the memory board 30 through the connectors (60 and 80), and is respectively connected with the selection terminals (CS) of the ROM chips 70-1 to 70-4.
    アドレスデコーダ50の出力はコネクタ(60,80)を通してメモリ基板30に入り、複数のROMチップ70−1〜70−4の選択端子(CS)にそれぞれ接続される。 - 特許庁
  • To provide a moving picture reproducing apparatus capable of obtaining a huge amount of other data at once without stopping animation in the case of playing the animation through continuous reading from a recording medium such as a CD-ROM.
    CD−ROMなどの記録媒体から連続読み出しでアニメーションを行なう場合に、アニメーションを止めることなく、1度に大量のその他のデータを得ることができるようにする。 - 特許庁
  • This program reads out an individual number (e.g. production number) recorded in the ROM of the portable telephone in an unalterable state and sends it to the authenticating server.
    このプログラムは、携帯電話のROMに改竄不能に記録された個体番号(例えば製造番号)についてのデータを読み出して、これを認証サーバへ送信させるためのものである。 - 特許庁
  • The ROM or Flash memory contains instruction sets 614, 624, 634, and 644 that cause the microcontroller to provide a designated task of device management, information management, memory management and process management.
    ROMまたはフラッシュメモリは、デバイス管理、インフォメーション管理、メモリ管理、および、プロセス管理の指定されたタスクをマイクロコントローラに提供させる、命令のセット614、624、634、644を含む。 - 特許庁
  • To reduce the storage capacity of ROM of a main control device by eliminating the use of a data table in controlling the display of special figure displaying units in the main control device of a Pachinko game machine.
    パチンコ遊技機の主制御装置における特図表示装置の表示制御において、データテーブルを不要とすることで、主制御装置のROMの記憶容量を削減する。 - 特許庁
  • A NAND(negative AND) type EEPROM(electrically erasable and progammable ROM) having bit line separation structure comprises PMOS pull-up transistors and NMOS pull-down transistors connected in series between a virtual power source node and ground.
    ビットライン隔離構造を有するNAND型EEPROMは仮想電源ノードと接地との間に直列に連結されたPMOSプルアップトランジスタとNMOSプルダウントランジスタとを含む。 - 特許庁
  • A CPU 11 checks the replacement region only when an error occurs in reproducing the data of the limited region by executing reading out of a program recorded in a ROM 12.
    CPU11は、ROM12に記録されたプログラムを読み出し実行することにより、指定された領域のデータを再生する際、エラー発生時のみ代替領域を確認する。 - 特許庁
  • The time information that is expressed in a BCD as a Q channel of a subcode is recorded in an existing CD-ROM and also recorded in a header included in data (Fig. 10A).
    既存のCD−ROMは、サブコードのQチャンネルとしてBCDで表現した時間情報が記録され、また、データ中のヘッダに同様の時間情報が記録されている(図10A)。 - 特許庁
  • When the current version of the F/W 111 is determined to be appropriate, the microcomputer 12 upgrades a BE F/W 112 stored in a flash ROM 20 with the update file 110.
    そして、FE用F/W111の現在のバージョンが適正バージョンであると判定すると、BEマイコン12は、フラッシュROM20に記憶されているBE用F/W112を更新ファイル110によってバージョンアップする。 - 特許庁
  • Transmission control circuit information for a transmission system stored in a ROM 20 is set to a rewritable logic circuit 19 via a signal line 21 at application of power to the transmitter.
    ROM20に格納された伝送方式の伝送制御回路情報は、伝送装置のパワーオン時に信号線21を介して書き換え可能論理回路19に設定される。 - 特許庁
  • To provide an onboard gateway device capable of reducing the loads of decision processing performed by each ECU (Electronic Control Unit) and efficiently reducing the ROM capacity of a program to be stored by each ECU.
    各ECUが行っていた判断処理の負荷を低減させ、各ECUが記憶するべきプログラムのROM容量を効率的に低減できる車載ゲートウェイ装置を提供する。 - 特許庁
  • To prevent an electronic component from being exchanged without destroying a sealing portion or the like, in a board case for storing a circuit board mounted with a ROM or the like for the control of a game machine.
    遊技機の制御用ROM等が実装された回路基板を収納する基板ケースにおいて、封止部等を破壊することなく電子部品が交換されるのを防止する。 - 特許庁
  • A memory selecting circuit 9 makes a choice of which of the ROM 5 and nonvolatile memory 6 an execution instruction is taken out at the time of the power failure recovery with a switching signal 11 which is transmitted from outside.
    メモリ選択回路9は、停電復帰時に、実行命令をROM5と不揮発メモリ6とのいずれから取り出すかを、外部から伝達される切換信号11により選択する。 - 特許庁
  • The logic format of a mask ROM 10 comprises: a user area consisting of a plurality of blocks; a spare area consisting of a plurality of blocks; and a table area consisting of a plurality of blocks.
    マスクROM10の論理フォーマットは、複数ブロックからなるユーザ領域と、複数ブロックからなるスペア領域と、複数ブロックからなるテーブル領域とにより構成されている。 - 特許庁
  • To reduce the size of a circuit by realizing writing in a flash memory without using any ROM incapable of rewriting in which a program to be executed at the time of down-load is recorded in a down-load system.
    ダウンロードシステムにおいて、ダウンロード時に実行するプログラムが記録された書換え不可能なROMを使用せずにフラッシュメモリへの書込みを実現し回路規模を縮小する。 - 特許庁
  • On the basis of the rotating speed of the motor 6, the relation between the speed command value of the motor 6 and the oil temperature is retrieved from the oil temperature value data estimated from the data in the ROM, and stored in a RAM 2.
    又、モータ6の回転速度を元にモータ6の速度指令値と油温との関係をROMのデータより推定した油温値データを検索しRAM2に記憶しておく。 - 特許庁
  • A ROM 16 is stored with musical instrument image data showing the three- dimensional shape of an actual wind instrument and fingering image data showing the three-dimensional shape of fingering for playing the actual wind instrument.
    ROM16は、実際の管楽器の立体的形状を示す楽器画像データ、及び、実際の管楽器を演奏する運指の立体的形状を示す運指画像データを記憶する。 - 特許庁
  • A semiconductor memory device includes a bit line potential fixing circuit BFC provided to fix the potential of a bit line at a high level (power supply voltage Vdd) beforehand when a data reading operation is carried out from a mask ROM.
    マスクROMにおけるデータの読み出し動作を行う際に、ビット線の電位を予めハイレベル(電源電位Vdd)に固定するビット線電位固定回路BFCを設けた。 - 特許庁
  • When it is connected to the host, a program within the CD-ROM region runs automatically, takes a backup of a communication connection setting of the host and changes it to the communication setting prestored in the device.
    ホストに接続されると、CD−ROM領域のプログラムがオートランし、ホストの通信接続設定をバックアップして、本デバイスが予め記憶する通信接続の設定に変更する。 - 特許庁
  • To facilitate correction of a program in an image forming apparatus while reducing movement without requiring replacement of a ROM storing a control program or provision of a dedicated connector.
    制御プログラムを記憶したROMを交換することなく且つ専用コネクタを配設することなく、少ない手番で画像形成装置におけるプログラム修正を容易に行えるようにすること。 - 特許庁
  • Then, when determined that the operation of the camera 10 is normal, the CPU 12 determines whether or not the program for update is recorded in a built-in ROM 20 for recording (step S10).
    そして、カメラ10の動作が正常であると判定した場合には、CPU12は、記録用内蔵ROM20に更新用プログラムが記録されているかどうかを判定する(ステップS10)。 - 特許庁
  • First and second microcomputers 10, 20 are in a relation of master and slave, and each has a CPU, a ROM, a RAM and also a configuration of a communication control section and a serial communication block or the like that are known.
    第1,第2のマイコン10,20はマスタ/スレーブの関係にあり、周知のCPU、ROM、RAMの他、通信制御部及びシリアル通信ブロック等の構成を各々有する。 - 特許庁
  • Ventilating windows 511, 512 for sending air, flowing through a gap between a left wall unit 51 and the fins 32 neighbored to the wall 51, to a chip set 6 and a CD-ROM 7 or the like are bored on the left wall unit 51 of the fan holder 5.
    ファンホルダ5の左壁部51に、左壁部51とこれに隣接するフィン32との隙間を流れる風を、チップセット6およびCD−ROM7等に送る通風窓511,512があけられている。 - 特許庁
  • The main control board 40 is provided with a CPU 40a, a ROM 40b, a random number generator 40c, an electronic drawing part 40d, a winning role decision part 40e, a RAM 40f and a discrimination part 40g.
    主制御基板40に、CPU40a、ROM40b、乱数発生器40c、電子抽選部40d、当選役決定部40e、RAM40f、判定部40gを設ける。 - 特許庁
  • The CPU 2 tries the start of the BIOS by acquiring the BIOS data from either the flash ROM 2 or 3 to which the ROMCS signal 10 and the RD signal 11 are input.
    CPU2は、ROMCS信号10とRD信号11とが入力されたフラッシュROM2,3のいずれか一方からBIOSデータを取得してBIOSの起動を試行する。 - 特許庁
  • The constitution management table of each substrate corresponding to the package ID is retrieved from a constitution management table area stored in a 2nd ROM 3 and the retrieved table 15 copied and registered in a table buffer area stored in a RAM 5.
    第二のROM3の構成管理テーブルエリアからパッケージIDに対応した基板A,B,Cの構成管理テーブルを検索し、RAM5のテーブルバッファエリアにコピーして登録する。 - 特許庁
  • A CPU 10 outputs an address corresponding to a ROM 20 in a phase ϕ1 of a period bisecting a bus clock and outputs an address corresponding to a RAM 30 in a phase ϕ2 to a main address bus 41.
    CPUユニット10はバスクロックを2分割した期間のフェーズΦ1でROM20に対するアドレスを、フェーズΦ2でRAM30に対するアドレスをメインアドレスバス41に出力する。 - 特許庁
  • A control part 8 is constituted of a ROM 11 in which a function of data conversion is stored, a RAM 8c to store data inputted by an input part 9 and a timer 8d to control time.
    制御部8は、データ変換の関数が格納されているROM11と、入力部9より入力されたデータを記憶するRAM8cと、時間を制御するタイマ8dとからなる。 - 特許庁
  • When a trouble occurs in a label printer 10, a sensor 44 detects that, a program 23 for detecting an error in a ROM 22 is started, and then a content of the error is displayed on a liquid crystal monitor 12.
    ラベルプリンタ10に異常が発生すると、センサ44が検知して、ROM22のエラー検出用プログラム23が開始され、液晶モニタ12にエラー内容が表示される。 - 特許庁
  • When the inspection is normally ended, the CPU 11 deletes the inspection program and the data for the inspection written in the fixed disk and writes the product program to the flash ROM 12.
    検査が正常に終了すると、CPU11は、固定ディスクに書き込まれている検査プログラム、検査用データを削除するとともに、製品プログラムをフラッシュROM12に書き込む。 - 特許庁
  • An electronic equipment main body 10 is equipped with a display part 11, an input part 12, a control part 23, a dictionary ROM 24, and a work RAM 25, and keys 14 and a section key 16 are arranged at the input part 12.
    電子機器本体10に、表示部11、入力部12、制御部23、辞書ROM24、ワーク用RAM25を備え、入力部12には、キー14、区切キー16を配置する。 - 特許庁
  • To provide a program execution device, a method or the like for reducing the storage capacity of an ROM, and for reducing the storage capacity of a buffer while preventing the reduction of an execution processing speed.
    ROMの記憶容量の低減を図りつつ、さらに、実行処理速度の低減を防ぎながら、バッファの記憶容量を低減することができるプログラム実行装置、方法等を得る。 - 特許庁
  • When the execution of the instruction of a mask instruction ROM 31 under the control of a CPU core 30 reaches the front of start address of the update area, an update program is executed by a debug control part 20.
    デバッグ制御部20は、CPUコア30によるマスク命令ROM31の命令実行が、更新エリアのスタートアドレスの前まで達すると、更新プログラムを実行させる。 - 特許庁
  • After the end of initialization, an address switching signal is outputted to exe-cute address switching to a ROM 106 and a dump program is executed based on a printer output to automatically execute the dump out-put.
    初期化終了後に、アドレス切換え信号を出力し、ROM106へのアドレス切換えを行いプリンタ出力によるダンププログラムを実行して自動的にダンプ出力を実行する。 - 特許庁
  • A document input program and a document preservation program are stored in the ROM area 11 and an object document to be preserved in the document preservation program is stored in the RAM area 12.
    ROM領域11には文書入力プログラム,文書保存プログラムが格納され、RAM領域12には文書保存プログラムで保存する対象文書が格納されることとなる。 - 特許庁
<前へ 1 2 .... 69 70 71 72 73 74 75 76 77 .... 125 126 次へ>

例文データの著作権について

  • 特許庁
    Copyright © Japan Patent office. All Rights Reserved.