The semiconductor storage device has a test mode decision circuit 40 in which a first sense amplifier external activating signal SAPE as an external signal for a first sense amplifier activating signal SAP and a word line batch write mode selection signal TEST are inputted in its peripheral circuit part and the first amplifier activating signal SAP is outputted. 半導体記憶装置は、その周辺回路部に、第1のセンスアンプ起動信号SAPの外部信号である第1のセンスアンプ外部起動信号SAPE及びワード線一括書き込みモード選択信号TESTを入力とし、第1のセンスアンプ起動信号SAPを出力するテストモード判定回路40を有している。 - 特許庁