「SLEW-RATE」を含む例文一覧(254)

＜前へ 1 2 3 4 5 6
  • Each sub driver includes, for setting up or down output data according to the digital data, an output transistor TP30 connected between a first power supply PS1 and output wiring WOUT; and a switching transistor TN33 and a slew rate adjustment transistor TN34 connected in series between a gate of the output transistor TP30 and a second power supply VSS.
    各サブドライバは、デジタルデータに従って出力データを立ち上げまたは立ち下げるために、第１の電源ＰＳ１と出力配線ＷＯＵＴとの間に接続された出力トランジスタＴＰ３０と、出力トランジスタＴＰ３０のゲートと第２の電源ＶＳＳとの間に直列に接続されたスイッチングトランジスタＴＮ３３およびスルーレート調整トランジスタＴＮ３４とを備える。 - 特許庁
  • The full differential amplifier slew rate boosting structure used for the amplifier having the closed loop gain being extremely close to the unit or being smaller than the unit connects a first plate of compensating capacitors 50, 52 to internal high-impedance gain nodes 40, 42 as before and drives the second plate of the compensating capacitors 50, 52 by input signals IN+, IN- in a way being different from the conventional one.
    本発明の単位に近い又はそれより小さい閉ループ利得を持つ増幅器に使用する全差動増幅器スルーレート増大構造は、補償キャパシタ５０及び５２の第１プレートを従来と同様に内部の高インピーダンス利得ノード４０及び４２に接続して、補償キャパシタ５０及び５２の第２プレートを従来とは異なり入力信号ＩＮ＋及びＩＮ−により駆動させる。 - 特許庁
  • Concerning an input signal 302 output from an output buffer 1, a state of the input signal is held by a hold circuit 3, when it is possible to determine whether a slew rate function is normally working, and a signal 307 in a state (at Low if normal) corresponding to a held state is inverted and output to a hold circuit 217 via AND circuits 214 and 215.
    出力バッファ１から出力された入力信号３０２について、スリューレート機能が正常か否かを判断することの可能な時の入力信号の状態を保持回路３が保持すると共に保持した状態に対応した状態（正常であればLow状態）の信号３０７を反転してＡＮＤ回路２１４、ＡＮＤ回路２１５を介して保持回路２１７に出力している。 - 特許庁
  • When the SDRAM is for DDR2, the output signal outputted by an output circuit 15 is outputted as a main output signal to the output terminal 17 and the output signal outputted by the output circuit 14 becomes a subordinate output signal to adjust the slew rate or output current value of the main output signal, or the impedance of the output terminal viewed from outside.
    また、ＳＤＲＡＭがＤＤＲ２用である場合には、出力回路１５から出力される出力信号が主の出力信号となって出力端子１７に出力されると共に、出力回路１４から出力される出力信号が従の出力信号となって主の出力信号のスルーレートあるいは出力電流値、もしくは出力端子の外部から見たインピーダンスを調整するように動作する。 - 特許庁
＜前へ 1 2 3 4 5 6

例文データの著作権について

  • 特許庁
    Copyright © Japan Patent office. All Rights Reserved.