「Sige」を含む例文一覧(611)
1 2 3 4 5 6 7 8 9 10 11 12 13 次へ＞- The second semiconductor region is formed of SiGe or SiGeC.
第２の半導体領域はSiGe若しくはSiGeCで形成する。 - 特許庁 - The composition of the thin film 2 is SiGe, for example.
薄膜２の組成としては、例えばSiGeである。 - 特許庁 - The p-type dopant can be added to a gate electrode material coated on the layer of silicon or SiGe, and can diffuse toward the layer of silicon or SiGe.
ｐ型ドーパントは、シリコン又はSiGe層に被覆するゲート電極材料に付加され得、シリコン又はSiGe層に向かって拡散し得る。 - 特許庁 - METHOD FOR ETCHING SiGe FILM
ＳｉＧｅ膜のエッチング方法 - 特許庁 - METHOD OF MANUFACTURING RELAXED SiGe LAYER
緩和ＳｉＧｅ基板の製造方法 - 特許庁 - GROWTH METHOD OF SiGe THIN FILM
ＳｉＧｅ薄膜の成長方法 - 特許庁 - METHOD OF FORMING RELAXED SiGe LAYER
緩和ＳｉＧｅ層の形成方法 - 特許庁 - METHOD FOR DEPOSITING SiGe FILM
ＳｉＧｅ膜の形成方法 - 特許庁 - The SiGe layer comprises a polycrystalline Si region and an SiGe base region.
ＳｉＧｅ層は多結晶Ｓｉ領域及びＳｉＧｅベース領域を含む。 - 特許庁 - The smaller the diffusion coefficient of B in the SiGe layer is the higher the Ge compsn. is.
SiGe層中のBの拡散係数はGe組成が高いほど小さくなる。 - 特許庁 - The dopant can have its peak concentration within the layer of silicon or SiGe near an interface with the underlying layer of the gate electrolyte material.
このドーパントは、シリコン又はSiGe層の、下にあるゲート誘電体材料の層との界面近くのシリコン又はSiGe層内でピーク濃度を有し得る。 - 特許庁 - An SiGe layer is formed on an Si substrate 1, and an Si layer 5 having a selection ratio smaller than that of the SiGe layer is formed on the SiGe layer.
Ｓｉ基板１上にＳｉＧｅ層を形成し、ＳｉＧｅ層よりもエッチングの選択比が小さなＳｉ層５をＳｉＧｅ層上に形成する。 - 特許庁 - To suppress variations sof Ge concentration in a SiGe film and film thickness of the SiGe film in FET where the SiGe film is used for a channel region.
ＳｉＧｅ膜をチャネル領域に用いるＦＥＴにおいて、このＳｉＧｅ膜中のＧｅ濃度及びＳｉＧｅ膜の膜厚のばらつきを抑制する。 - 特許庁 - An SiGe layer 3 is formed on an Si substrate 1, and an Si layer 5 is formed on the SiGe layer 3.
Ｓｉ基板１上にＳｉＧｅ層３を形成し、ＳｉＧｅ層３上にＳｉ層５を形成する。 - 特許庁 - SiGe DEVICE INCLUDING SiGe-EMBEDDED DUMMY PATTERN FOR REDUCING MICRO LOADING EFFECT
マイクロローディング効果を軽減するためのＳｉＧｅ埋め込みダミーパターンを備えたＳｉＧｅ装置 - 特許庁 - A high-power, high frequency (1-100 GHz) power amplifier (18) is made using SiGe transistors.
大電力・高周波（１〜100ＧHz）の電力増幅器（１８）は、SiGeトランジスタを使用して形成される。 - 特許庁 - Preferably, the SiGe layer comprises carbon.
ＳｉＧｅ層は、炭素を含むことが好ましい。 - 特許庁 - CMOS OF SiGe/SOI AND ITS MANUFACTURING METHOD
ＳｉＧｅ／ＳＯＩのＣＭＯＳおよびその製造方法 - 特許庁 - The layer of silicon or SiGe can be formed in the thickness of about 5 to 120nm, and is doped by a dopant such as, for instance, indium (In) in order to prevent the p-type dopant from passing through the layer of silicon or SiGe.
シリコン又はSiGeの層は、約5から120ナノメートルの厚みに形成され得、ｐ型ドーパントがシリコン又はSiGe層を通り抜けることを阻止するように、例えば、インジウム(In)などのドーパントでドープされる。 - 特許庁 - SiGe CRYSTAL AND MANUFACTURING METHOD THEREOF
ＳｉＧｅ結晶およびその製造方法 - 特許庁 - To provide an improved SiGe device including an SiGe-embedded dummy pattern which surrounds the SiGe device and is specially designed so as to reduce micro loading effect during epitaxial growth of SiGe.
ＳｉＧｅ装置を取り囲んで、ＳｉＧｅのエピタキシャル成長時にマイクロローディング効果を軽減できるように特別に設計されたＳｉＧｅ埋め込みダミーパターンを備えた改良されたＳｉＧｅ装置を提供する。 - 特許庁 - SUBSTANTIALLY METASTABLE SiGe LAYER AND MANUFACTURING METHOD THEREFOR
実質的に準安定なＳｉＧｅ層とその形成方法 - 特許庁 - An SiGe layer 24 is formed in a P-type silicon layer 12.
Ｐ型シリコン層２１内にＳiＧe層２４を形成する。 - 特許庁 - SiGe BASE BIPOLAR TRANSISTOR
ＳｉＧｅベースバイポーラトランジスタ - 特許庁 - METHOD FOR MANUFACTURING STRAIN RELAXING SiGe SUBSTRATE
歪み緩和ＳｉＧｅ基板の製造方法 - 特許庁 - An SiGe layer 9 is selectively grown in the groove 8.
溝８内にＳｉＧｅ層９を選択成長させる。 - 特許庁 - An SiGe layer 10 is grown in the groove 9.
溝９内にＳｉＧｅ層１０を成長させる。 - 特許庁 - SiGe-ON-INSULATOR SUBSTRATE MATERIAL
ＳｉＧｅオンインシュレータ基板材料 - 特許庁 - The first base semiconductor layer 40 is made of SiGe.
第１ベース半導体層４０はＳｉＧｅ層よりなる。 - 特許庁 - POLYCRYSTALLINE SiGe JUNCTION FOR ADVANCED DEVICE
最新デバイス用の多結晶ＳｉＧｅ接合 - 特許庁 - C IMPLANTING FOR IMPROVING YIELD OF SiGe BIPOLAR
ＳｉＧｅバイポーラの歩留りを向上させるＣ打込み - 特許庁 - RESISTIVE MEMORY USING SiGe MATERIAL
ＳｉＧｅ材料を使用する抵抗性メモリー - 特許庁 - To minimize defect density in an SiGe layer.
ＳｉＧｅ層中の欠陥密度を最小化することができる。 - 特許庁 - To control the work function of n+SiGe.
ｎ^+ＳｉＧｅの仕事関数を制御できるようにする。 - 特許庁 - The photodetecting element comprises an SiGe graded buffer layer 2 of an n-conductivity disposed on an Si layer 1, an i-SiGe layer 3 which is an intrinsic semiconductor absorbing light disposed on the SiGe graded buffer layer, and an SiGe layer 4 of a p-conductivity disposed on the i-SiGe layer.
Ｓｉ層１上に位置するｎ導電型のＳｉＧｅグレーデッドバッファ層２と、ＳｉＧｅグレーデッドバッファ層上に位置し、光吸収を行なう真性半導体であるｉ-ＳｉＧｅ層３と、そのｉ-ＳｉＧｅ層上に位置するｐ導電型のＳｉＧｅ層４とを備える。 - 特許庁 - The SiGe film 18 is composed of an SiGe buffer layer 18x, an SiGe gradient composition layer 18a and an upper SiGe layer 18b, with which a Ge content is almost fixed or change in the Ge content is smaller than that of the SiGe gradient composition layer 18a.
ＳｉＧｅ膜１８は、ＳｉＧｅバッファ層１８ｘと、ＳｉＧｅ傾斜組成層１８ａと、Ｇｅ含有率がほぼ一定又はＧｅ含有率の変化がＳｉＧｅ傾斜組成層１８ａよりも小さいＳｉＧｅ上部層１８ｂとによって構成されている。 - 特許庁 - In a method for manufacturing an Si substrate for forming a MOS transistor, an SiGe film is formed as lattice-matching it to an Si substrate surface, an Si film is formed as lattice-matching it on the SiGe film, Ge ions and hydrogen ions are injected to an area where an NMOS transistor is formed, and heat treatment is performed to reduce distortion of only the SiGe film in the area.
MOSトランジスタを形成するためのSi基板の製造方法において、SiGe膜をSi基板表面に格子整合させながら形成し、Si膜をSiGe膜上に格子整合させながら形成し、nMOSトランジスタを形成する領域にGeイオンと水素イオンを注入し、熱処理を施して、前記領域のSiGe膜のみの歪みを緩和する。 - 特許庁 - To provide a method to selectively form a SiGe perpendicular optical path and SiGe perpendicular optical path structure for IR photodetection.
ＳｉＧｅ垂直光路と、ＩＲ光検出用のＳｉＧｅ光路垂直構造を選択的に形成する方法とを提供すること。 - 特許庁 - The transistors Tr_1 and Tr_2, resistors R_1 and R_2, and a constant current source I can be manufactured easily using Si semiconductors and/or SiGe semiconductors.
トランジスタTr_1,Tr_2,抵抗R_1,R_2,定電流源Iは、Si半導体及び／又はSiGe半導体で容易に作製可能である。 - 特許庁 - SiGe-HBT is provided with an SiGe film 18 and an Si film 19 by sequential epitaxial growth.
ＳｉＧｅ−ＨＢＴには、ＳｉＧｅ膜１８と、Ｓｉ膜１９とを順次エピタキシャル成長により設けられている。 - 特許庁 - A layer of SiGe is deposited on a substrate and implanted with ions to form a depletion region within a SiGe material below its surface.
ＳｉＧｅ層は、基板上に堆積され、イオンが注入されて、その表面の下のＳｉＧｅ材料内に欠乏領域を形成する。 - 特許庁 - The p-type polycrystalline SiGe film 3 is subjected to hydrogenation by hydrogen plasma to obtain (c) an n-type polycrystalline SiGe film 4.
水素プラズマにより、ｐ型の多結晶ＳｉＧｅ膜３に水素処理を施して、ｎ型の多結晶ＳｉＧｅ膜４を得る（ｃ）。 - 特許庁 - A first multilayered structure 10 of a strained Si layer 14 and tensile strain SiGe alloy layer 16 constitute on a relaxation SiGe alloy layer 12.
緩和ＳｉＧｅ合金層１２上に歪みＳｉ層１４及び引っ張り歪みＳｉＧｅ合金層１６の第一多層化構造１０を構成する。 - 特許庁 - To provide a relaxed SiGe substrate at reduced cost by shortening the time required for implanting hydrogen ions into a strained SiGe substrate for relaxation.
水素イオン注入による歪ＳｉＧｅへの緩和の際のイオン注入処理時間を低減してコスト低減する． - 特許庁 - To provide a method of manufacturing an SiGe heterojunction bipolar transistor which reduces the SiGe base resistance.
ＳｉＧｅベース抵抗が低減されるＳｉＧｅヘテロ接合バイポーラ・トランジスタを形成する方法を提供すること。 - 特許庁 - Further, a p-type SiGe mixed crystal layer 49c is formed on the SiGe mixed crystal layer 49b by epitaxial growth.
更に、ＳｉＧｅ混晶層４９ｂ上にｐ型のＳｉＧｅ混晶層４９ｃがエピタキシャル成長法により形成されている。 - 特許庁 - An SiGe layer 11 is formed on an Si substrate 1 and an Si layer 13 is formed on the SiGe layer 11.
Ｓｉ基板１上にＳｉＧｅ層１１を形成し、ＳｉＧｅ層１１上にＳｉ層１３を形成する。 - 特許庁 - Furthermore, the Ge density in the SiGe mixed crystals 49a and 49c is less than the Ge density in the SiGe mixed crystal layer 49b.
更に、ＳｉＧｅ混晶層４９ａ及び４９ｃ中のＧｅ濃度は、ＳｉＧｅ混晶層４９ｂ中のＧｅ濃度より低い。 - 特許庁 - The SiO_2 film 21 is etched partially for forming an SiGe removal hole H exposing the sides of the SiGe layer 11 and the Si layer.
そして、ＳｉＯ_２膜２１を部分的にエッチングして、ＳｉＧｅ層１１及びＳｉ層の側面を露出させるＳｉＧｅ除去穴Ｈを形成する。 - 特許庁 - To provide a method capable of not only manufacturing an SiGe hetero junction bipolar transistor but also improving the yield of an SiGe bipolar.
ＳｉＧｅヘテロ接合バイポーラ・トランジスタを製造するだけでなく、ＳｉＧｅバイポーラの歩留まりも向上させる方法を提供すること。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
