「Synchronous」を含む例文一覧(8347)

＜前へ 1 2 .... 79 80 81 82 83 84 85 86 87 .... 166 167 次へ＞
  • The adding circuit 103 adds the monitor signal and offset signal to each other and outputs the addition signal to a synchronous detection circuit 104.
    加算回路１０３は、モニタ信号とオフセット信号を加算し、その加算信号を同期検波回路１０４に出力する。 - 特許庁
  • A first polling signal (polling(1)) for requesting synchronous data is transmitted from a data transmission controller to a data transmission device.
    データ伝送制御装置からデータ伝送装置へ同期データを要求するための１回目のポーリング信号（ポーリング▲１▼）を伝送する。 - 特許庁
  • To accomplish a semiconductor device capable of exchanging data at high speed with an external synchronous semiconductor memory device.
    外付けする同期型半導体記憶装置との間でデータを高速に送受信することができる半導体装置を実現する。 - 特許庁
  • A first polling signal (polling (1)) for requesting synchronous data is transmitted from a central controller to the data transmission device.
    中央制御装置からデータ伝送装置へ同期データを要求するための１回目のポーリング信号（ポーリング▲１▼）を伝送する。 - 特許庁
  • The integrated circuit is designed by defining its function by a programming language supporting a parallel processing and a synchronous communication.
    並列処理及び同期通信をサポートするプログラミング言語でその機能を定義することによって、集積回路が設計される。 - 特許庁
  • If the synchronize resource is True for the specified application, XtDisplayInitialize calls the Xlib XSynchronize function to put Xlib into synchronous mode for this display connection.
    指定されたアプリケーションの同期リソースがTrueならば、XtDisplayInitializeはこのディスプレイの接続において Xlib を同期モードにするためにXSynchronize関数を呼ぶ。 - XFree86
  • To provide a synchronous mechanism of a manual transmission having a good feeling of shift-handling without causing reduction of durability and increase of a cost.
    シフト操作感が良好な手動変速機の同期機構を、耐久性の低下、コストの増加を招くことなく提供する。 - 特許庁
  • The cycle adjusting section adjusts the cycle of a horizontal synchronous signal so that a usual cycle and a prolonged time cycle are mixed.
    周期調整部は、通常周期及び延長周期が混在するように水平同期信号の周期を調整する。 - 特許庁
  • To provide a communication system for achieving synchronous control for a predetermined operation between a plurality of pieces of communication terminal equipment.
    複数の通信端末装置間における、所定の動作についての同期制御を実現する通信システムを提供する。 - 特許庁
  • Smoothing circuits such as a resistor R42, a capacitor C41, etc., for smoothing the rectangular waves are connected to the synchronous terminal (7) of the IC17 for a timer.
    タイマ用ＩＣ17の同期端子 には、矩形波を平滑する抵抗R42およびコンデンサC41などの平滑回路が接続されている。 - 特許庁
  • The outer geometrical shape of a rotor core 18 of the permanent type synchronous motor 10 is defined by using a reciprocal of a cosine function.
    永久磁石形同期電動機１０のロータコア１８の外形形状は、余弦関数の逆数を用いて規定される。 - 特許庁
  • SYNCHRONOUS RECTIFICATION SWITCHING REGULATOR AND ITS CONTROL CIRCUIT AND CONTROL METHOD
    同期整流型スイッチングレギュレータ、同期整流型スイッチングレギュレータの制御回路及び同期整流型スイッチングレギュレータの動作制御方法 - 特許庁
  • In a clock tree generation apparatus 200, an acquisition part 201 acquires a net list of a clock tree 300, synchronous group information, and placement information about circuit elements such as FFs to determine whether or not a synchronous group A or B includes a pin interposed in a clock path.
    クロックツリー生成装置２００は、取得部２０１により、クロックツリー３００のネットリスト、同期グループ情報、およびＦＦなどの回路素子の配置情報を取得し、同期グループＡまたはＢ内に、クロックパス途中に存在するピンがあるか否かを判定する。 - 特許庁
  • The pulse laser beam generating device comprises a mode-synchronous laser device 11, a wavelength conversion unit 12 for converting the laser beam outputted from the mode-synchronous laser device 11, and a pulse width expansion unit 13 for expanding the pulse width of the pulse laser beam using the dispersion optical system.
    モード同期レーザ装置１１と、このモード同期レーザ装置１１から出力されるレーザ光を波長変換する波長変換部１２と、分散光学系を用いてパルスレーザ光のパルス幅を伸長させるパルス幅伸長部１３とを有する構成とする。 - 特許庁
  • The synchronous detection light is converted into a clock for control by a synchronous clock generating means 3, inputted into a scanning end timing control means 4 and a scanning start timing means 5, and a light source drive control part A61 is controlled by these output signals STP and STA.
    同期検出光は、同期クロック生成手段３により制御用のクロックに変換されて走査終了タイミング制御手段４と走査開始タイミング手段５に入力され、それらの出力信号STP,STA により光源駆動制御部Ａ６１が制御される。 - 特許庁
  • When a false synchronous pattern exists in a TS packet on a cycle of one packet for a predetermined times in succession, a bit flipping section 23 of a transmitter 2-1 reverses an LSB of a predetermined false synchronous pattern to generate reversed bit information showing the reversed bit position.
    送信装置２−１のビット反転部２３は、ＴＳパケット内に偽の同期パターンが１パケット周期で所定回数分連続して存在する場合、所定の偽の同期パターンのＬＳＢを反転し、その反転したビット位置を示す反転ビット情報を生成する。 - 特許庁
  • To provide the input disconnection detection circuit of an optical receiver which is capable of detecting input disconnection accurately by realizing a circuit that avoids wrong synchronization caused by the effect of synchronous noises in an input disconnection detection based on the synchronous/ asynchronous state of a PLL circuit.
    ＰＬＬ回路の同期・非同期状態を基にした入力断検出について、同期ノイズの影響による誤同期を回避した回路構成を実現して正確な入力断検出を可能にした光受信機の入力断検出回路を提供する。 - 特許庁
  • A channel estimation value is inputted into a synchronous detection part 1-3 which receives a signal outputted from the inverse spread part 1-1 and performs synchronous detection by performing phase compensation (reverse rotation) to the inputted signal by using the channel estimation value.
    該チャネル推定値を同期検波部１−３に入力し、同期検波部１−３では、逆拡散部１−１から出力される信号を入力し、該入力信号に対してチャネル推定値により位相補償（逆回転）を行って同期検波を行う。 - 特許庁
  • When transmitting broadcast data for performing synchronous distribution to AN 102 and AN 103, a BSN (Broadcast Serving Node) 104 gives a cycle number and a sequence number to the broadcast data, thereby performing synchronous distribution of data transmitted from the AN 102 and the AN 103.
    ＢＳＮ１０４はＡＮ１０２とＡＮ１０３へ同期配信を行うための放送データを送信する際に、その放送データに周期番号とシーケンス番号を付与することにより、ＡＮ１０２とＡＮ１０３から送信されるデータの同期配信を可能とする。 - 特許庁
  • A SYNC signal addition and correction processing section 8 receives a SYNC timing signal generated by a SYNC timing generator 9, imbeds the SYNC signal to a modulation output of the phase modulator 7 to generate a synchronous pattern and to apply correction processing to the synchronous pattern.
    ＳＹＮＣ信号付加＆補正処理部８は、ＳＹＮＣタイミング生成器９で生成されたＳＹＮＣタイミング信号を受けて、位相変調器７の変調出力にＳＹＮＣ信号を埋め込んで同期パターンを生成すると共に、同期パターンを補正処理する。 - 特許庁
  • To provide a synchronous parallel picture display system and method capable of coping with the case that a picture size and a refresh rate are large flexibly without necessitating high performance and expensive devices when synchronous plural pictures are generated and they are displayed on plural display devices.
    同期する複数の画像を生成し複数の表示装置へ表示する際に、高性能・高価格な装置を必要とせずに、画像サイズやリフレッシュレートが大きい場合にも柔軟に対応できる同期型並列画像表示システム及び方法を提供する。 - 特許庁
  • This gas turbine plant is provided with the gas turbine 1, a synchronous machine 2 connected with the gas turbine 1 and operated, an electric power supply device 4 for inputting and outputting electric power between the synchronous machine 2 and it, and a controller 14 for controlling the electric power supply device 4.
    本発明によるガスタービンプラントは、ガスタービン（１）と、ガスタービン（１）に結合されて運転される同期機（２）と、同期機（２）との間で電力を入出力する電力供給装置（４）と、電力供給装置（４）を制御する制御装置（１４）とを備えている。 - 特許庁
  • By attaining a register about mode reset by a nonvolatile ferroelectric capacitor, the same function as SDR (signal Data Rate), SDRAM (Synchronous Dynamic Random Access Memory), or DDR (Double Data Rate) can be attained at the time of applying it to the nonvolatile capacitor memory.
    このような本発明は、モードリセットに関するレジスタを不揮発性強誘電体キャパシタで具現することにより、不揮発性キャパシタメモリに適用時ＳＤＲ（Single Data Rate）ＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）又はＤＤＲ（Double Data Rate）ＳＤＲＡＭと同一の機能を具現することができるようにする。 - 特許庁
  • When transmitting broadcast data in order to perform synchronous distribution to an AN 102 and an AN 103, a BSN 104 enables synchronous distribution of data transmitted from the AN 102 and the AN 103 by providing a cycle number and a sequence number to the broadcast data.
    ＢＳＮ１０４はＡＮ１０２とＡＮ１０３へ同期配信を行うための放送データを送信する際に、その放送データに周期番号とシーケンス番号を付与することにより、ＡＮ１０２とＡＮ１０３から送信されるデータの同期配信を可能とする。 - 特許庁
  • The central processing unit is connected to at least individual memory units and a synchronous unit via buses, and the central processing unit performs transmission and reception of signal between the memory units and the synchronous unit, processes input data to form output data, and supplies the data to a plurality of other devices.
    中央処理ユニットがバスを介して少なくとも個々のメモリユニットおよび同期ユニットと接続されており、該メモリユニットおよび該同期ユニットとの間で信号を送受信し、入力データを処理し、出力データを形成し、複数の別の装置に供給する。 - 特許庁
  • To provide a synchronous control apparatus which suppresses invalid reaction force to be mutually applied between the respective axes using versatile electric apparatuses to a machine which drives coordinate axes in the same direction by a plurality of motors, and performs synchronous control to a work position with high accuracy.
    複数のモータで同一方向の座標軸を駆動する機械に対して、汎用的な電機品を用いて各軸間相互に加わる無効反力を抑制すると共に、作業位置に対する同期制御を高精度に行なう同期制御装置を提供する。 - 特許庁
  • When a shift is made from asynchronous rectification to synchronous rectification, the CPU 21 substitutes specified parameters into a function for increasing a duty ratio as compared with that at the time of asynchronous rectification under a light load condition and a value thus operated is used as a first initial value in synchronous rectification.
    ＣＰＵ２１は非同期整流から同期整流に移行する際に、低負荷状態の非同期整流時のデューティ比よりもデューティ比を増加する関数に対して、所定のパラメータを代入して演算した値を第１初期値として同期整流する。 - 特許庁
  • A symbol addition part 18-1 performs synchronous addition to a carrier symbol which is an FFT output signal of a symbol segmented on the basis of the symbol head position a0, and an SP pattern detection part 19 detects an SP pattern in SP correlation processing of the synchronous addition result.
    シンボル加算部１８−１は、シンボル先頭位置ａ０に基づいて切り出されたシンボルのＦＦＴ出力信号であるキャリアシンボルに対して同期加算し、ＳＰパターン検出部１９は、この同期加算結果のＳＰ相関処理にてＳＰパターンを検出する。 - 特許庁
  • Each bit of the synchronous pattern 220_0 is also inputted to an all-"0" detection circuit 281, and when all-"0" is detected, a first AND circuit 284 does not output a synchronous pattern detection signal 286 even in the case of coincidence in the coincidence circuits 260 to 267.
    同期パタン２２０_0の各ビットはオール「０」検出回路２８１にも入力され、オール「０」が検出された場合には一致回路２６０〜２６７で一致した場合であっても第１のアンド回路２８４は同期パタン検出信号２８６を出力しない。 - 特許庁
  • The slave device 10 and the master device 20 transmit and receive at least the sound signal through a synchronous transfer communications path assured with a frequency band and transmit and receive the video signal through the synchronous transfer communications path or an asynchronous transfer communications path assured with no frequency band.
    子機１０及び親機２０は、少なくとも音声信号を帯域保証された同期転送通信路を用いて送受信するとともに、映像信号を同期転送通信路又は帯域保証されていない非同期転送通信路を用いて送受信する。 - 特許庁
  • Since a motor casing 17 for storing the synchronous motor 14 is integrated with a suction casing 25, a thrust bearing 21 receiving a thrust load acting on the pump shaft 11 is arranged to be positioned in an opposite side of an impeller 12 with the synchronous motor 14 therebetween.
    また、同期電動機１４を収容するモータケーシング１７は、吸込ケーシング２５と一体化されているため、主軸１１に作用するスラスト荷重を受けるスラスト軸受２１は、同期電動機１４を挟んで羽根車１２の反対側に位置するように配置されている。 - 特許庁
  • To provide a method and device for detecting synchronous signal permitting to detect horizontal synchronous signals of each laser beam with high accuracy without needs for plural pieces of beam detectors in a multi-beam scanning optical device which performs scanning with plural laser beams.
    複数のレーザビームでの走査を行うマルチビーム走査光学装置において、ビーム検出器を複数個必要とすることなく各レーザビームの水平同期信号を高精度に検出することを可能にした同期信号検出方法と検出装置を提供する。 - 特許庁
  • Each displacement SΔx, SΔy, SΔz of the oscillator in each axial direction is detected by a signal from the detection element group and transmitted to an AM detector AMD and a synchronous detector SD synchronous with the driving signal at only a vibration stabilization period through a switch SW.
    検出用素子群からの信号により、振動子の各軸方向の変位ＳΔｘ，ＳΔｙ，ＳΔｚを検出し、これをスイッチＳＷを介して振動安定期のみＡＭ検波器ＡＭＤおよび駆動信号に同期した同期検波器ＳＤに与える。 - 特許庁
  • This synchronous coupling device 10 for the transmission includes a projected part 44 projected from the outer circumference of the blocking ring 24, the first recess 28 formed in each spline tooth 20 of a synchronous sleeve 18, and the second recesses 46 formed in the projected part 44 of the blocking ring 24.
    トランスミッションの同期結合装置１０は、ブロッキングリング２４の外周から突出する突出部４４と、シンクロスリーブ１８のスプライン歯２０に形成された第１凹部２８と、ブロッキングリング２４の突出部４４に形成された第２凹部４６とを有する。 - 特許庁
  • To inexpensively provide an HDLC control circuit realizing support of an HDLC bit synchronous system in a network terminal by using an existing LSI (gate array) performing a two layer processing for supporting an HDLC octet synchronous system.
    ネットワーク終端装置におけるＨＤＬＣ制御回路に関するものであり、ＨＤＬＣオクテット同期方式をサポートするレイヤ２処理を行う既存のＬＳＩ（ゲートアレイ）を用い、ＨＤＬＣビット同期方式のサポートを可能とする回路を低コストで実現する。 - 特許庁
  • A server 1 has: a WEB server 6 providing services in response to requests from a plurality of personal computers 2, 4; and a synchronous server 7 that can provide the WEB synchronous system wherein the plurality of personal computers 2, 4 display common browser screens to share one home page.
    サーバ１は、複数のパソコン２，４からの依頼に応じてサービスを提供するＷＥＢサーバ６と、複数のパソコン２，４が共通のブラウザ画面を表示して一つのホームページを共有するＷＥＢ同期システムを実現させる同期サーバ７とを備える。 - 特許庁
  • A clock transfer device B114 generates a video signal YC'b obtained by synchronizing a multiplex signal B obtained by multiplexing a signal synchronized with a video clock signal B of a video signal B, a horizontal synchronous signal B and a vertical synchronous signal B with the transmission clock.
    クロック乗せ換え器Ｂ１１４は、映像信号Ｂと水平同期信号Ｂと垂直同期信号Ｂとの映像クロック信号Ｂに同期した信号を多重させた多重信号Ｂを、前記伝送クロックに同期させた映像信号ＹＣ’ｂを生成する。 - 特許庁
  • A network element NE 1 is in subordinate synchronization with a main synchronous clock generator 19, sets a value of '1010' as a recognition number of the subordinate synchronization direction to the high-order 4 bits of an S1 byte of the multi-section overhead MSOH of a synchronous transfer mode STM-n signal and transmits the resulting signal to a NE 2.
    ＮＥ１は、主同期クロック発生装置１９に従属同期するとともに、ＳＴＭ−ｎ信号のＭＳＯＨのＳ１バイトの上位４ビットに、従属同期方向認識番号として、“１０１０”という値を設定し、ＮＥ２に伝送する。 - 特許庁
  • A supplied transfer sheet is temporarily stopped according to an operation start signal STTRIG_N gained by detecting a position of the supplied transfer sheet by means of a resist sensor, and then the conveyance of the transfer sheet is restarted according to a writing synchronous operation start signal STOUT_N after a predetermined time period has passed from the next line synchronous signal.
    給紙された転写紙の位置をレジストセンサが検出して得られる動作開始信号STTRIG_Nにより転写紙を一旦停止させ、次のライン同期信号から所定時間後の書込同期動作開始信号STOUT_Nにより転写紙搬送を再開する。 - 特許庁
  • A trigger synchronous signal generating part 30, under such condition as the TOSC terminal is connected to the capacitor C1, generates an external forced synchronous signal SYNC1 having a frequency corresponding to the capacitance value of the capacitor C1 by charging/discharging the capacitor C1.
    起動同期信号生成部３０は、ＴＯＳＣ端子にキャパシタＣ１が接続された状態において、キャパシタＣ１を充放電することにより、キャパシタＣ１の容量値に応じた周波数を有する外部強制同期信号ＳＹＮＣ１を生成する。 - 特許庁
  • When a BSN 104 transmits broadcast data for performing synchronous downloading to an AN 102 and an AN 103, a periodic number and a sequence number are given to the broadcast data, so that the synchronous downloading of data transmitted from the AN 102 and the AN 103 is enabled.
    ＢＳＮ１０４はＡＮ１０２とＡＮ１０３へ同期配信を行うための放送データを送信する際に、その放送データに周期番号とシーケンス番号を付与することにより、ＡＮ１０２とＡＮ１０３から送信されるデータの同期配信を可能とする。 - 特許庁
  • When the imaging control apparatus and the image pickup device are connected, the imaging control apparatus starts synchronous transfer (isochronous transfer) at the interval of a fixed time and while synchronous transfer is not performed, control data of the image pickup device are transferred to the image pickup device by asynchronous transfer.
    撮像制御装置と撮像装置を接続すると、撮像制御装置は、一定時間毎に同期転送（アイソクロナス転送）を開始し、同期転送が行われていない間に撮像装置の制御データを非同期転送（アシンクロナス転送）で撮像装置に転送する。 - 特許庁
  • To provide a synchronous starting device for a position determining module and its method, capable of synchronously starting a plurality of position determining ASICs with a method, using a kind of hardware by making use of an external synchronous activate input fin in a plurality of position determination ASICs to be used in the position determination module.
    位置決定モジュールで使用する複数の位置決定用ASICにおける外部同時起動入力フィンを利用してハードウェア的な方法により複数の位置決定用ASICを同時に起動し得る位置決定モジュールの同時起動装置及びその方法を提供する。 - 特許庁
  • Also, an inverter 21a is connected to the induction motor 12a of the left side front wheel 11a and the synchronous motor 14b of the right side rear wheel 13b, and an inverter 21b to the induction motor 12b of the right side front wheel 11b and the synchronous motor 14a of the left side rear wheel 13a.
    また、左側前輪１１ａの誘導モータ１２ａと右側後輪１３ｂの同期モータ１４ｂとにはインバータ２１ａが接続され、右側前輪１１ｂの誘導モータ１２ｂと左側後輪１３ａの同期モータ１４ａとにはインバータ２１ｂが接続される。 - 特許庁
  • A microcomputer 12 of a control means 11 discriminates between the signal which the means 1 outputs in synchronization with the long-wavelength standard wave, and a signal which the means 1 outputs without the synchronization with the long-wavelength standard wave, so as to determine the accurate synchronous signal, and outputs a reset signal for synchronous correction.
    制御手段１１のマイコン１２は標準電波受信手段１が長波標準電波に同期して出力する信号と同期しないで出力する信号を区分して正確な同期信号を判定し、同期補正用リセット信号を出力する。 - 特許庁
  • The rotation transmitting part 4 includes synchronous gears 41 and 42 for synchronously rotating the rotor 21 and the rotor 22, a gear chamber 43 for storing the synchronous gears 41 and 42 and capable of storing lubricating oil G, and a second deaeration passage P2 for communicating the motor chamber 33 with the gear chamber 43.
    回転伝達部４は、ロータ２１とロータ２２とを同期回転させる同期ギヤ４１，４２と、同期ギヤ４１，４２を収容し潤滑油Ｇを貯留可能なギヤ室４３と、モータ室３３とギヤ室４３とを連通させる第２の脱気通路Ｐ２とを有する。 - 特許庁
  • To provide a control circuit of synchronous rectification DC-DC converter for preventing sustention of overshoot state by lowering the output voltage under light load state or unloaded state, and to provide a synchronous rectification DC-DC converter and its control method.
    軽負荷状態や無負荷状態において、出力電圧を降下させ、オーバーシュートの状態が継続することを防ぐことができる同期整流型ＤＣ−ＤＣコンバータの制御回路、同期整流型ＤＣ−ＤＣコンバータ及びその制御方法を提供する。 - 特許庁
  • When a synchronous symbol is added to an OFDM signal in each frame of an information symbol for the synchronization of FFT (fast Fourier transform) processing on a receiver side, the amplitude of the synchronous symbol is made to be almost equal to the maximum amplitude of the OFDM signal.
    ＯＦＤＭ信号では、情報シンボルの１フレーム毎に、受信機側でのＦＦＴ（高速フーリェ変換）処理の同期のために、同期シンボルが付加されるが、この同期シンボルの振幅を情報シンボルのＯＦＤＭ信号の最大振幅にほぼ等しくする。 - 特許庁
  • Information structure comprises virtual containers 5 and 6 (VC5 and VC6) with respect to an SDH system and synchronous transmission signal(STS) synchronous payload envelopes(SPE) 12 and 48 (STS-12SPE and STS-48SPE) with respect to a SONET system.
    情報構造は、ＳＤＨシステムに対しては仮想コンテナ５及び６（ＶＣ５及びＶＣ６）を、またＳＯＮＥＴシステムに対しては同期伝送信号（ＳＴＳ）同期ペイロード・エンベロープ（ＳＰＥ）１２及び４８（ＳＴＳ−１２ＳＰＥ及びＳＴＳ−４８ＳＰＥ）を含む。 - 特許庁
  • In accessing a synchronous DRAM having a long waiting time, the bus system makes all the bus masters each having a bus use right operate as if they have obtained the bus use right to acquire necessary drive information, whereby the access bandwidth of the synchronous DRAM is optimized by using a bus interleaving method.
    また、長い待機時間を有する同期ＤＲＡＭのアクセス時、バス使用権がある全てのバスマスタにバス使用権を得たように動作させて、必要な駆動情報を獲得し、バスインターリービング方式を利用して同期ＤＲＡＭのアクセス帯域幅を最適化する。 - 特許庁
＜前へ 1 2 .... 79 80 81 82 83 84 85 86 87 .... 166 167 次へ＞

例文データの著作権について