「Tra」を含む例文一覧(47)
- The gate control circuit 32 performs the gate control of turning on the transfer transistor TRA, and after the transfer transistor TRA is turned on, performs the gate control of turning off the transfer transistor TRA before the word line WL is boosted (before the plate line PL is driven).
ゲート制御回路３２は、トランスファートランジスタＴＲＡをオンにするゲート制御を行い、トランスファートランジスタＴＲＡがオンになった後、ワード線ＷＬが昇圧される前（プレート線ＰＬが駆動される前）に、トランスファートランジスタＴＲＡをオフにするゲート制御を行う。 - 特許庁 - A second transistor TRB has a floating gate FG shared with the first transistor TRA, a control gate CG coupled with the control gate CG of the first transistor TRA, a first conductive electrode, and a second conductive electrode coupled with the second conductive electrode of the first transistor TRA.
第２のトランジスタＴＲＢは、第１のトランジスタＴＲＡと共通の浮遊ゲートＦＧと、第１のトランジスタＴＲＡの制御ゲートＣＧに結合される制御ゲートＣＧと、第１導通電極と、第１のトランジスタＴＲＡの第２導通電極に結合される第２導通電極とを有する。 - 特許庁 - A control circuit 110 complementarily turns on/off the transistors TRA 1 and TRB 1, and switches gate voltage to be applied when the transistors TRA 1 and TRB 1 can be turned on among a plurality of values.
制御回路１１０は、トランジスタＴＲＡ１とトランジスタＴＲＢ１を相補的にオン／オフさせ、かつトランジスタＴＲＡ１とトランジスタＴＲＢ１をオンさせるときに与えるゲート電圧を複数の値間で切替可能である。 - 特許庁 - Therefore, contact pads of the gate electrodes 5A-5F can be separated from activated regions of MOS transistors TrA-TrF.
これにより、ゲート電極５Ａ〜５Ｆのうちコンタクトパッド部をＭＯＳトランジスタの活性領域から離すことができる。 - 特許庁 - The electric fuse memory includes a memory cell MC including a fuse element F and a first transistor TRB, an external terminal PAD, and a second transistor TRA.
フューズ素子Ｆと第１トランジスタＴＲＢを含むメモリセルＭＣと、外部端子ＰＡＤと、第２トランジスタＴＲＡと、を有する。 - 特許庁 - A first transistor TRA has a floating gate FG, a control gate CG, a first conductive electrode, and a second conductive electrode.
第１のトランジスタＴＲＡは、浮遊ゲートＦＧと、制御ゲートＣＧと、第１導通電極と、第２導通電極とを有する。 - 特許庁 - The second transistor TRA is an N-type transistor which supplies an internal voltage GND to the other terminal side of the fuse element F.
第２トランジスタＴＲＡは、フューズ素子Ｆの他方の端子側に内部電圧ＧＮＤを供給するＮ型のトランジスタである。 - 特許庁 - The thickness of a side wall 105 of a transistor TrA is smaller than the thickness of a side wall 105 of a transistor TrB.
トランジスタＴｒＡのサイドウォール１０５の厚みをトランジスタＴｒＢのサイドウォール１０５の厚みよりも薄くする。 - 特許庁 - The first, second, third and fourth MOS transistors TrA, TrB, TrC and TrD are composed of the MOS transistors of low breakdown voltage.
これらの第１、第２，第３及び第４のＭＯＳトランジスタＴｒＡ，ＴｒＢ，ＴｒＣ，ＴｒＤは、低耐圧のＭＯＳトランジスタで構成されている。 - 特許庁 - Since the usage rights are not bound to the content, the content provider can change the usage rights after the content has been registered with the TRA 106.
使用権はコンテンツに拘束されていないため、コンテンツ提供者は、コンテンツがＴＲＡ１０６に登録された後に使用権を変更しうる。 - 特許庁 - Moreover, the source electrode Tras of the thin film transistor TrA and the source electrode Trbs of the thin film transistor TrB are connected through a connection wiring LNs, a drain electrode Trad of the thin film transistor TrA and a drain electrode Trbd of the thin film transistor TrB are connected through a connection wiring LNd.
また、薄膜トランジスタＴｒＡのソース電極Ｔｒasと薄膜トランジスタＴｒＢのソース電極Ｔｒbsが接続配線ＬＮｓを介して接続され、薄膜トランジスタＴｒＡのドレイン電極Ｔｒadと薄膜トランジスタＴｒＢのドレイン電極Ｔｒbdは、接続配線ＬＮｄを介して接続されている。 - 特許庁 - The semiconductor memory is composed of a transistor TRA for selection (A) and a memory cell MCAM composed of a first electrode 21, a capacitor layer 22 and a second electrode 23 (B), the first electrode 21 is connected, via the transistor TRA for selection, to a bit line BLA and a thermal diffusion layer 25 is formed on or above the memory cell MCAM or under or below the memory cell.
半導体メモリは、（Ａ）選択用トランジスタＴＲ_Aと、（Ｂ）第１の電極２１とキャパシタ層２２と第２の電極２３とから成るメモリセルＭＣ_AMから構成され、第１の電極２１は選択用トランジスタＴＲ_Aを介してビット線ＢＬ_Aに接続され、メモリセルＭＣ_AMの上若しくは上方、あるいは又、メモリセルの下若しくは下方には、熱拡散層２５が形成されている。 - 特許庁 - Some regions TRa and TRw of an inspection object range TR are estimated from member arrangement information showing arrangement of respective components (a substrate W, electronic components EP) constituting the analyte, and a region for obtaining tomographic image information from the imaging result of a transmission image is restricted to regions except the regions TRa and TRw.
検査対象範囲ＴＲの一部の領域ＴＲa、ＴＲwについては、被検体を構成する各部材（基板Ｗ、電子部品ＥＰ）の配置を示す部材配置情報から推定することとし、透過像の撮像結果から断層画像情報を求める領域を領域ＴＲa、ＴＲw以外の領域に限定する。 - 特許庁 - Each memory cell MC of a semiconductor device 1 includes a first transistor (for reading) TRA and a second transistor (for writing) each having a common floating gate FG.
半導体装置１の各メモリセルＭＣは、共通の浮遊ゲートＦＧを有する第１のトランジスタ（読出用）ＴＲＡと第２のトランジスタ（書込用）とを含む。 - 特許庁 - The switch elements are controlled to close only the path of Tra at the start of supply of the voltage and to close other paths one after another thereafter in accordance with the elapsed time.
上記スイッチ要素は、電圧供給開始時点ではＴｒａの経路のみを閉じ、その後経過時間に応じて順次他の経路を閉じるよう制御される。 - 特許庁 - The shift from the rice polishing work to the rice washing work is automatically executed by detecting the concentration of the water (polishing water) including the bran, etc., with a photo-TrA 16 and driving a relay A.
米研ぎ作業から洗米作業への移行は糠等を含む水（研ぎ汁）の濃度をフォトＴｒＡ１６で検知しリレーＡを駆動して自動的に行う。 - 特許庁 - Namely, imaging conditions needed for obtaining tomographic image information of regions except the regions TRa and TRw among the inspection object range TR are set, and transmission images are imaged under respective imaging conditions thus set.
つまり、撮像条件は、検査対象範囲ＴＲのうち領域ＴＲa、ＴＲwを除いた領域の断層画像情報を求めるために必要となるものについて設定され、こうして設定された各撮像条件で透過像が撮像される。 - 特許庁 - The transistor TFT is provided with thin film transistors TrA, TrB which doubly use a single gate electrode Trg in each of transistor formation regions Rta, Rtb adjacently established on a substrate 11.
トランジスタＴＦＴは、基板１１上に隣接して設定されたトランジスタ形成領域Ｒta、Ｒtbの各々に、単一のゲート電極Ｔｒｇを兼用した薄膜トランジスタＴｒＡ、ＴｒＢが設けられている。 - 特許庁 - This can be realized by forming a CVD oxidized film 11 covering the transistor TrB and then forming the high-concentration impurity diffusion layer 106 in the transistor TrA prior to formation of the silicide layer 108.
これは、トランジスタＴｒＢを覆うＣＶＤ酸化膜１１の形成後で、かつ、シリサイド層１０８を形成する前にトランジスタＴｒＡに高濃度不純物拡散層１０６を形成することで実現できる。 - 特許庁 - The word line driving circuit 30 is provided with a driver DRV for driving the word line WL, a transfer transistor TRA provided between the driver DRV and the word line WL, and a gate control circuit 32.
ワード線駆動回路３０は、ワード線ＷＬを駆動するドライバＤＲＶと、ドライバＤＲＶとワード線ＷＬとの間に設けられるトランスファートランジスタＴＲＡと、ゲート制御回路３２を含む。 - 特許庁 - However, a content provider 104 is certified by a TRA 106, the content is protected against piracy, and it can be traced or identified by other methods when irregularities are detected.
しかし、コンテンツ提供者１０４はＴＲＡ１０６によって認定されており、コンテンツは著作権侵害から保護され、不法行為が検出された場合は追跡又は他の方法で識別されうる。 - 特許庁 - This is suited with a curve shown by TRa/TRb=(LRa/LRb)^nR, TGa/TGb=(LGa/LGb)^nG and TBa/TBb=(LBa/LBb)^nB, and the setting condition of the aging treatment of respective organic EL elements ELR, ELG, ELB for red, green, and blue are calculated.
ＴＲａ／ＴＲｂ＝（ＬＲａ／ＬＲｂ）^ｎＲ、ＴＧａ／ＴＧｂ＝（ＬＧａ／ＬＧｂ）^ｎＧ及びＴＢａ／ＴＢｂ＝（ＬＢａ／ＬＢｂ）^ｎＢにて示される曲線で適合させ、各曲線に基づいて、それぞれ赤、緑及び青色用有機ＥＬ素子ＥＬＲ，ＥＬＧ，ＥＬＢのエージング処理の設定条件を算出した。 - 特許庁 - On the optical disk used for this optical disk device, two tracks of a track TrA and a track TrB are formed spirally as a pair.
発明の光ディスク装置に用いられる光ディスクは、トラックＴｒＡとトラックＴｒＢとの２本のトラックが１対となってスパイラルに形成されている。 - 特許庁 - Then, the level of an A-phase signal being the drain voltage of the transistor TrA, in relation to the threshold of a consumed current Icc, just after the rise of the signal, is determined, and the direction of movement of the moving object 11 is obtained by the A-phase signal alone.
そして、トランジスタＴrＡのドレイン電圧であるＡ相信号の立ち上がり直後の消費電流Ｉccの閾値に対するレベルを判定して、Ａ相信号のみによって、移動体１１の移動方向を得る。 - 特許庁 - After a holding arm 3 comes into contact with a chip tra 10, a conveying head 1 is lowered, and evacuation is performed through a through hole 2 of the conveying heat 1 to suck an IC chip 11 in the direction of a suction port 2a.
保持アーム３がチップトレイ１０に接触した後、搬送ヘッド１を下降させ、搬送ヘッド１の貫通孔２から空気を引き、吸引口２ａ方向へＩＣチップ１１を吸引する。 - 特許庁 - In an output terminal 100, an n-channel first MOS transistor TrA and a second MOS transistor TrB of the protective transistors are connected between the output terminal 100 and ground potential Vss.
出力端子１００には、保護トランジスタであるＮチャネル型の第１のＭＯＳトランジスタＴｒＡ及び第２のＭＯＳトランジスタＴｒＢが出力端子１００と接地電位Ｖｓｓの間に直列に接続されている。 - 特許庁 - Consequently, the finished gate lengths of the transistors TrA-TrF can be fixed roughly to a fixed value by suppressing the effect of the increase in the gate length caused by a hammer head and the increase in the gate length caused by gate flaring.
その結果、ハンマヘッドによるゲート長太り及びゲートフレアリングによるゲート長太りの効果が抑制され、ＴｒＡ〜ＴｒＦの仕上がりゲート長をほぼ一定値にすることが可能となる。 - 特許庁 - A neutral density filter having a transmissivity satisfying the equation (1): η_nd=(W_1/W_0)/(η_AOM×η_ref×η_tra) and an attenuating function by absorption or reflection is arranged between a laser light source 30 and AOM 32 on the optical path of the laser light.
下記式（１）を満たす透過率を有し、吸収又は反射による減光機能を有する減光フィルタをレーザ光源３０とＡＯＭ３２の間のレーザ光の光路上に配置する。 - 特許庁 - A welding detection circuit Z is used when respective states of a first contact a and a second contact b are controlled to become OFF state (open state) by relay switching control means (transistor TRA, transistor TRB).
溶着検出回路Ｚは、第１の接点ａと第２の接点ｂの各状態が、リレー開閉制御手段（トランジスタＴＲＡ、トランジスタＴＲＢ）によって、何れもＯＦＦ状態（開状態）になる様に制御されている時に使用する。 - 特許庁 - The content is registered with a centralized trusted registration authority (TRA) anonymously, such that the identity of a content provider is not disclosed until a dispute arises.
争いが生ずるまでコンテンツプロバイダの身元が明らかとならないよう、コンテンツが匿名で中央化された信頼された登録機関（ＴＲＡ）に登録される。 - 特許庁 - In the transistor TrA, the surface of a high-concentration impurity diffusion layer 106 and the bottom of the side wall 105 are positioned to be overlapped with each other when viewed from the main surface direction of the substrate.
トランジスタＴｒＡにおいて、高濃度不純物拡散層１０６の表面とサイドウォール１０５の底部とは、基板の主面方向から見たときに重なる位置にある。 - 特許庁 - At this time, there is a phase difference of 30° between transformers TRa and TRb, so that it becomes twelve-phase operation equivalently, and the higher harmonic of the input current of the whole device decreases.
このとき、変圧器ＴＲａとＴＲｂと間に位相差３０°があるので等価的に１２相運転となり、装置全体の入力電流高調波が低減する。 - 特許庁 - Respective transistors of amplification AMI, selection SEL and reset RST are arranged in a transistor region TRA being a space between the floating diffusions FD which do not make a pair in a row direction.
増幅ＡＭＩ、選択ＳＥＬ、およびリセットＲＳＴの各トランジスタは、行方向で対を成さないフローティングディフュージョンＦＤの間のスペースであるトランジスタ領域ＴＲＡに設けられる。 - 特許庁 - There are three main TAA programs for workers, namely (1) trade readjustment allowances (TRA); (2) job-training; and (3) allowances for job-hunting and relocation (because of a job change).
労働者を対象とするＴＡＡプログラムは、①所得補償としての給付金（ＴＲＡ）の付与、②職業訓練、③就職活動及び（転職時に伴う）居住地変更のための手当、の３つに大別される。 - 経済産業省 - In the output buffer circuit 100, a first conductive transistor TRA 1 and a second conductive transistor TRB 1 connected in series between first supply voltage and second supply voltage which is lower than the first supply voltage constitute an output transistor.
出力バッファ回路１００において、第１の電源電圧と、第１の電源電圧より低い第２の電源電圧との間に直列に接続された第１導電型トランジスタＴＲＡ１と第２導電型トランジスタＴＲＢ１は、出力トランジスタを構成する。 - 特許庁 - A source 42SA and a gate 44A of an active layer 42 covered with a gate insulating film 13 are connected to a first power supply line 101 on one P-channel type thin film transistor TRA, and its drain 42D is connected to one end of a resistor element 45A.
一方のＰチャネル型薄膜トランジスタＴＲＡでは、ゲート絶縁膜１３に覆われた能動層４２のソース４２ＳＡとゲート４４Ａが第１の電源線１０１に接続されており、そのドレイン４２Ｄは抵抗素子４５Ａの一方の端に接続されている。 - 特許庁 - At this time, the switching power unit adjusts the ON periods Tona and Tonb of the MOSFET, so that they may not overlap periods Tra and Trb when reverse currents Ira and Irb flow to a parasitic diode, by changing the switching frequency of the MOSFET.
このとき、スイッチング電源装置は、ＭＯＳＦＥＴのスイッチング周波数を変えることで、寄生ダイオードに逆電流Ｉｒａ、Ｉｒｂが流れる期間Ｔｒａ、Ｔｒｂと重ならないように、ＭＯＳＦＥＴのオン期間Ｔｏｎａ、Ｔｏｎｂを調整する。 - 特許庁 - A light emitting diode driving device includes a current limiting resistance portion 7 having a plurality of current limiting resistances R4a to R4c connected in parallel to each other, and a plurality of switch elements Tra to Trc individually opening and closing paths where currents flow to the plurality of current limiting resistances.
本発明による発光ダイオード駆動装置は、互いに並列に接続された複数の限流抵抗Ｒ４ａ〜Ｒ４ｃとこれら複数の限流抵抗に電流が流れる経路を各別に開閉する複数のスイッチ要素Ｔｒａ〜Ｔｒｃとからなる、限流抵抗部７を備えている。 - 特許庁 - This thin-film electrode layer is constituted by sequentially laminating a first substrate layer 11 made of β-Ta, a second substrate layer 12 made of Cr, a main conductive layer 13 made of Au, and a protective layer 14 constituted of a laminate layer of a Cr layer 15 and a α-TRa layer 16.
β−Ｔａからなる第１の下地層１１と、Ｃｒからなる第２の下地層１２と、Ａｕからなる主電導層１３と、Ｃｒ層１５とα−Ｔａ層１６の積層体からなる保護層１４とを順に積層形成してなる薄膜電極層。 - 特許庁 - After application, a certificate of eligibility is issued by the Department of Labor, and where workers meet the requirements for receiving a TRA, payments are made to individual workers through the state government and training services, with various types of information extended.
当該申請後に労働省により認定書が発行され、給付を受け取るための条件を満たしている場合には、州政府を通じて個別労働者に対する給付金の支払いや訓練サービス、各種情報提供等が行われる。 - 経済産業省 - A worker cannot receive an unemployment benefit and a TRA simultaneously. TRAs are paid at the same level as unemployment insurance and as an extension of this for a maximum of 52 weeks where disbursed together with unemployment insurance, plus an additional 26 weeks where the worker participates in a job training program.
また、失業保険とＴＲＡを同時に受け取ることはできず、ＴＲＡは①失業保険を延長する形で、②失業保険と同額が支払われ、③給付期間は失業保険の適用と併せて最大52週間、更に職業訓練プログラムに参加した場合には追加で26週間とされている。 - 経済産業省 - An inspection program employee may sign the application and DISTRIBUTION: Inspection Offices; T/A Inspectors; OPI: OPPED Plant Mgt; T/A Plant Mgt; TRA; ABB; PRD; Import Offices issue (but not sign) an export certificate (FSIS Form 9060-5, Meat and Poultry Export Certificate of Wholesomeness) and export stamp, only after he or she has:
検査プログラム担当職員は、以下の手続きが終了した場合に限り、その申請書に署名をし、輸出証明書（FSIS様式9060-5,健全な食肉及び食鳥輸出証明）及び輸出印を発行することができる（証明書への署名はしない）。 - 厚生労働省 - In the digital mode databus line drive circuit 31 arranged so as to sample gradation reference signals being swept within a prescribed voltage range by an analog switch TR and output them to each databus line D, two reference signal lines are arranged as La, Lb, and each databus line D is also provided with two analog switches TRa, TRb corresponding thereto.
所定電圧範囲で掃引されている階調参照信号をアナログスイッチＴＲでサンプリングして、各データバスラインＤへ出力するようにしたデジタル方式のデータバスライン駆動回路３１において、参照信号線をＬａ，Ｌｂの２本とし、これに対応して各データバスラインＤ毎のアナログスイッチもＴＲａ，ＴＲｂの２つずつ設ける。 - 特許庁 - In order to regulate the high voltage output, the output voltage of a current detection circuit 2 for detecting the load current at the secondary side of the transformer T and the reference voltage Vcont are compared by an error amplifier 3, and then the driving voltage VB with which the transformer T is driven is controlled by an error signal obtained as a result of the comparison via a transistor Tra.
その際、トランスＴの２次側の負荷電流を検出する電流検出回路２の出力電圧と基準電圧Ｖｃｏｎｔをエラーアンプ３で比較し、その結果得られる誤差信号によりトランスＴを駆動する駆動電圧ＶＢをトランジスタＴｒａを介して制御することにより、高圧出力を調整する。 - 特許庁 - The read DTS is defined as times the packet A is expected to arrive at the receiving side (hereafter limited time tL) (limited time tLa), and the delay allowance tR (delay allowance time tRa) is calculated according to the following expression with the detected time when the packet A is expected to reach the receiving side as a reception completion time tE (reception completion time tEa).
読み出されたDTSは、PESパケットＡが受信側に必ず到着しなければならない時刻（以下、制約時刻ｔL）（制約時刻ｔLａ）とされ、また検出された、PESパケットＡが受信側に到着すると想定される時刻を、受信完了時刻ｔE（受信完了時刻ｔEａ）として、下記の式に従い、遅延余裕時間ｔR（遅延余裕時間ｔRａ）が算出される。 - 特許庁 - Each switching circuit 242a-242f arranged in the inverter circuit 240 is composed of regulating resistors Rga-Rgf which are connected to gates G, and switching elements Tra-Trf which are equipped with feedback diodes D1a-D1f connected between emitters E and collectors C and absorbing diodes D2a-D2f connected between the gates G and the emitters E.
そして、インバータ回路２４０に配備されるそれぞれのスイッチ回路２４２ａ〜２４２ｆは、ゲートＧに接続される調整抵抗Ｒｇａ〜Ｒｇｆと、エミッタＥ−コレクタＣ間に接続される帰還ダイオードＤ１ａ〜Ｄ１ｆと、ゲートＧ−エミッタＥ間に接続される吸収ダイオードＤ２ａ〜Ｄ２ｆとを備えるスイッチング素子Ｔｒａ〜Ｔｒｆから構成されている。 - 特許庁 - In the capacity device 100 comprising dielectrics 4, 12, a first electrode 20, and a second electrode 30; at least one of the first electrode 20 and second electrode 30 is divided into a plurality of electrodes 2a-2e, with the divided electrodes 2a-2e being connected to one another via transistors Tra-Trd having switching capabilities.
誘電体膜４，１２と、第１電極２０および第２電極３０を備える容量素子１００において、第１電極２０および第２電極３０の少なくとも一方の電極が、複数の電極部分２ａ〜２ｅに分割され、分割された電極部分２ａ〜２ｅ同士が、スイッチング機能を有するトランジスタＴｒａ〜Ｔｒｄにより、互いに接続されてなる容量素子１００とする。 - 特許庁
