「VIAS」を含む例文一覧(718)
1 2 3 4 5 6 7 8 9 10 11 .... 14 15 次へ＞- Vias 114, 119, and 120 comprise a wire as well.
ビア１１４，１１９，１２０もワイヤからなる。 - 特許庁 - The metal wire layers are arranged alternately with the vias.
金属配線層はビアと交互になっている。 - 特許庁 - To provide a method for manufacturing a circuit board which includes conductive paste vias and metal vias at the same time, and to provide the circuit board which includes the conductive paste vias and the metal vias at the same time.
同時に導電ペーストバイアおよび金属バイアを備える回路板を製造する回路板の製造方法、並びに同時に導電ペーストバイア及び金属バイアを備える回路板を提供する。 - 特許庁 - On the other hand, similarly, since the cathode vias 48 are unevenly distributed to the edge region 42B of the cathode pattern 38B, the cathode vias are significantly close to the anode vias 44.
一方、陰極ビア４８も、陰極電極パターン３８Ｂの縁領域４２Ｂに偏在しているため、陽極ビア４４に有意に接近している。 - 特許庁 - Vias V piercing through a wiring board 1S are provided.
配線基板１Ｓを貫通するビアＶを設ける。 - 特許庁 - An electronic circuit is electrically connected to the sensor by means of the interconnection vias 214, 216 and 218 and dielectric vias 222, 224 and 226.
相互接続バイア(214,216,218)と誘電体バイア(222,224,226)により、電子回路がセンサに電気的に接続される。 - 特許庁 - Vias 18, 25 are formed on the base body 2.
基板本体２にビア１８，２５が形成されている。 - 特許庁 - At least one of the second vias has a depth dimension that is less than a depth dimension of the first vias.
少なくとも１つの第２のビアは、第１のビアの深さ寸法よりも小さな深さ寸法を有する。 - 特許庁 - In the via arrangement of vias 401 to 404, vias 401 and 402 of differential signal pairs 420 and associated ground vias 403 and 404 are arranged adjacent to each other in a repeating pattern.
ビア４０１〜４０４の配置では、差動信号ペア４２０のビア４０１，４０２及び関連する接地ビア４０３，４０４は、繰返しパターンで互いに隣接して配設される。 - 特許庁 - The first filter 12 has many ground vias 26, which also serve as thermal vias for the power amplifier.
また、第１のフィルタ１２は多数のグランドビア２６を有しており、このグランドビア２６もパワーアンプ用サーマルビアを兼ねている。 - 特許庁 - Power vias (48), signal vias (26), and ground vias (46) are formed through the base plate (14) and connected to traces, circuit components, and/or a device (12).
パワーバイア（４８）、信号バイア（２６）及び接地バイア（４６）はベースプレート（１４）を通して形成され、パッケージ組立体（１０）内のトレース、回路素子及び（又は）デバイス（１２）に結合される。 - 特許庁 - VIAS BETWEEN CONDUCTIVE LAYERS TO IMPROVE RELIABILITY
信頼性を改良するための導電性層間のビア - 特許庁 - The differential signal vias of each pair are spaced at regular intervals closer to their associated grounding vias than the spacing between the adjacent differential signal pair associated grounding so that the differential signal vias exhibit preference for electrical coupling to their associated grounding vias.
各ペアの差動信号ビアは、隣接した差動信号ペアの関連する接地よりも関連する接地ビアに近付いて一定間隔で配設され、差異信号ビアはそれらの関連する接地ビアに、好ましくは、電気的に連結される。 - 特許庁 - When a vias voltage is applied to a substrate 4, the substrate 4 is etched with the gas ions.
すると、ガスイオンによって基材４がエッチングされる。 - 特許庁 - The second wiring layer 38 is connected to some of the vias 40 by connection portions 38A with a diameter smaller than the diameter of the vias 40.
第２配線層３８は、ビア４０の径よりも小さい径の接続部３８Ａによってビア４０と接続されている。 - 特許庁 - Upper surfaces of vias are covered with dummy wiring 1A, 2A of the upper-layer wiring so as not to expose upper surfaces of these dummy vias.
これらダミービアの上面が露出しないように上層配線のダミー配線１Ａ、２Ａによりビアの上面を覆う。 - 特許庁 - To provide techniques for improving reliability of vias.
ビアの信頼性を改良するための技術を提供する。 - 特許庁 - Second vias (102) are created in the first or second layer.
第２のビア（１０２）が、第１または第２の層に作られる。 - 特許庁 - Dummy vias 125, 135, 145, 155, and 165 are formed in each layer on dicing region sides.
ダイシング領域側の各層にダミービア１２５，１３５，１４５，１５５，１６５を形成する。 - 特許庁 - Thereafter, in the delay adjustment part, proper vias for delay adjustment are selected among unconnected vias if adjustment of delay time is necessary, and the wiring between the vias on the first wiring is removed.
その後、遅延調整部において、遅延時間の調整が必要であれば、未接続ビアから、遅延調整に適したビアを選択し、第１の配線上のビア間の配線を削除する。 - 特許庁 - A rigid board 50 in which vias 11, 31 are formed, a rigid board 51 in which vias 14, 33 are formed, and a flexible board 40 in which vias 12, 13, 21 and 32 are formed, are superposed.
まず，ビア１１，３１が形成されたリジッド基板５０と，ビア１４，３３が形成されたリジッド基板５１と，ビア１２，１３，２１，３２が形成されたフレキシブル基板４０とを重ね合わせる。 - 特許庁 - The pad structure is provided directly on the dummy metal vias 235.
パッド構造は、ダミーメタルビア２３５の上に直接設けられている。 - 特許庁 - In a region arraying the vias 101 in a latticed shape, two wirings 103 and 104 are wired among the vias by the same layers.
ビア１０１が格子状に配列されている領域において、ビア間に１０３と１０４の２本を同一層で配線する。 - 特許庁 - To form vias and trenches in a copper (Cu) dual damascene process.
銅（Ｃｕ）デュアルダマシンプロセスによりビア及びトレンチを形成する。 - 特許庁 - Stack vias 14 for fault detection and wirings 11 connected to the stack vias 14 are provided on a PKG substrate 3.
ＰＫＧ基板３に、故障検出用のスタックビア１４及びこのスタックビア１４に接続される配線１１が設けられている。 - 特許庁 - The line vias 18a, 18b, 18c of the first via group 18 do not intersect with the line vias 20a, 20b, 20c of the second via group 20.
第一ビア群１８のラインビア１８ａ、１８ｂ、１８ｃは、第二ビア群２０のラインビア２０ａ、２０ｂ、２０ｃに交差しない。 - 特許庁 - Electrical conduction vias 28 contact line conductors 22 selectively.
導電バイア２８は、選択的にライン導体２２に接触している。 - 特許庁 - To readily form vias in a semiconductor substrate at a low cost.
半導体基板にバイアホールを、容易に、かつ低コストで形成する。 - 特許庁 - To provide a semiconductor device capable of preventing a plurality of redundant vias from being annihilated due to alignment deviation even when one portion of a plurality of vias arranged and formed on a wiring includes the redundant vias.
配線上に配列されて形成されている複数のビアの少なくとも一部が冗長ビアでも、目ズレによる複数の冗長ビアの全滅を防止できる半導体装置を提供する。 - 特許庁 - The connecting pads 18 are formed just above the vias 17 and are electrically connected with the data wirings 11 through the vias 17.
接続パッド１８は、ビア１７の直上に形成されており、ビア１７を介してデータ配線１１と電気的に接続されている。 - 特許庁 - As the vias of a multilayer wiring substrate which is a memory module substrate, stacked blind and buried vias for connecting specific layers alone are used.
メモリモジュール基板である多層配線基板のビアとして、特定の層間のみを接続する積層型のブラインドビア及びベリードビアを用いる。 - 特許庁 - To surely connect mutual vias in a multilayer printed wiring board.
多層プリント配線板において、バイア同士の接続を確実に行う。 - 特許庁 - In the laminated chip part where vias 23, 27, 31 and 35 are provided on a ceramic sheet and upper and lower inside electrodes are connected through the vias, widths of electrodes 24, 28, 32 and 36 of an inside electrode side receiving the vias are narrower than electrode widths of the inside electrodes 22, 26, 30 and 34 embedding the vias.
セラミックシートにビア２３，２７，３１，３５を設け、該ビアを介して上下の内部電極間を接続した積層チップ部品において、前記ビアを受ける内部電極側の電極２４，２８，３２，３６の幅を、前記ビアを埋める内部電極２２，２６，３０，３４の電極幅よりも狭幅とした。 - 特許庁 - The semiconductor device includes a plurality of vias 5 (5a-5c) arranged and formed on a linear wiring 4, in which at least one portion of the plurality of vias 5 is formed as redundant vias 5 and at least one portion of the vias 5 is formed on a location that is deviated from a center line of the wiring 4.
半導体装置は、線形の配線４上に配列されて形成されている複数のビア５(５ａ-５ｃ)を有し、複数のビア５の少なくとも一部が冗長ビア５として形成されており、ビア５の少なくとも一部が配線４の中心線から変位した位置に形成されている。 - 特許庁 - The active element housing module has a substrate 42, an active element 43, and a plurality of front and back conductive vias as well as having wiring 46 connecting the front and back conductive vias and the active element, and the front and back conductive vias are joined to the sensor housing module's front and back conductive vias.
能動素子内蔵モジュールは、基板４２と能動素子４３と基板を貫通する複数の表裏導通ビア４５を有するとともに、表裏導通ビアと能動素子を接続する配線４６を有し、表裏導通ビアが上記センサー内蔵モジュールの表裏導通ビアに接合したものとする。 - 特許庁 - The differential signal vias 401 and 402 of each pair are arranged at intervals closer to their associated ground vias than the adjacent differential signal pair associated ground 405a, and differential signal vias 401 and 402 are electrically coupled to their associated ground vias 403 and 404.
各ペアの差動信号ビア４０１，４０２は隣接した差動信号ペア４２０の関連する接地４０５ａよりも関連する接地ビアに近付いて一定間隔で配設され、差異信号ビア４０１，４０２はそれらの関連する接地ビア４０３，４０４に、電気的に連結される。 - 特許庁 - The conductive vias electrically connect the piezoelectric resonator to an outside circuit through the base part, and each of the conductive vias is surrounded by an insulative lining (18) so as to insulate the vias from the main portion (17).
導電性バイアは、ベース部分を通して圧電共振子を外部の回路に電気的に接続し、各々の導電性バイアは、主要部分（１７）からバイアを絶縁するように絶縁ライニング（１８）によって囲まれる。 - 特許庁 - The diameter of the dummy via 13 is smaller than that of the vias 12a and 12b.
ダミービア１３は、ビア１２ａ，１２ｂよりも小さなビア径を有している。 - 特許庁 - To provide a multilayer substrate capable of reducing stress on vias while avoiding elongation of a signal transmission distance due to change of the vias, resulting in high connection reliability of vias, and to provide a manufacturing method thereof.
ビアの乗り換えに伴う信号伝送距離の延長を回避しながら、ビアへの応力を低減させることができ、結果としてビアの接続信頼性の高い多層回路基板及びその製造方法を提供する。 - 特許庁 - PROCESS AND INTEGRATION SCHEME FOR MANUFACTURING SEMICONDUCTOR COMPONENTS INCLUDING CONDUCTIVE COMPONENTS, THROUGH VIAS AND CONDUCTIVE THROUGH WAFER VIAS
導電性構成部品、貫通ビア及び導電性貫通ウェーハ・ビアを含む半導体構成部品を製造するためのプロセス及び集積化スキーム - 特許庁 - In the wiring part, vias (unconnected vias) that have no wiring as a connection destination in a second wiring layer are formed on wiring of a first wiring layer.
配線部では、第１の配線層の配線上に、第２の配線層では接続先となる配線がないビア（未接続ビア）を形成する。 - 特許庁 - Also, plural ground vias 26A, 26B are formed in the ground wiring 24, to interpose the ground via 26A between the pair of signal vias 25A, 25B.
また、グランド配線２４に複数のグランドビア２６Ａ，２６Ｂを形成し、グランドビア２６Ａを一対の信号ビア２５Ａ，２５Ｂの間位置に配設する。 - 特許庁 - A trench (R_1) is formed in the low-permittivity dielectric layer on the vias.
バイアの上の低誘電率誘電体層内にトレンチ（R_1）が形成される。 - 特許庁 - To install redundant vias at maximum to improve the yield while avoiding causing the design restriction violation about error such as resulting antenna effect, timing regulations, etc., based on the redundant vias converted from unit vias.
歩留まり改善のために単一ビアを変換した冗長ビアに基づき生じるアンテナ効果及びタイミング制約等のエラーに関する設計制約違反を生じさせないようにしつつ、冗長ビアを最大限設置する。 - 特許庁 - Next, the trenches and vias are embedded with copper to form an interconnected line.
次いでトレンチとバイアは銅で埋められて相互接続線が形成される。 - 特許庁 - The vias are formed at a prescribed position on each die on the wafer.
ウェハ上の各ダイ上の予め規定された位置に、ビアが形成される。 - 特許庁 - The conductive vias 263 are disposed in the second dielectric layer 261.
上記導電性ビア２６３は、上記第2誘電層２６１内に配設される。 - 特許庁 - The plurality of vias 22-1 are electrically connected to one another by a line 23-1, and the plurality of vias 22-2 are electrically connected to one another by a line 23-2.
複数個のビア２２−１は、線路２３−１にて電気的に接続されており、複数個のビア２２−２は、線路２３−２にて電気的に接続されている。 - 特許庁 - By changing the diameter of the vias or the interval between vias, the interconnection structure comprising a desired impedance is provided.
また、これらバイアの直径サイズ及びバイア間の間隔を変更することによって所望のインピーダンスを有する相互接続構造を実現することができる。 - 特許庁 - The group of channels are formed in the conductive material layer with regard to at least several vias in order to define a set of contact pads on the vias.
一群のチャネルは、バイア上に一群の接触パッドを定義するために、少なくともいくつかのバイアについて、導電性材料層において形成される。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
