「arithmetic- operation」を含む例文一覧(2389)
＜前へ 1 2 .... 12 13 14 15 16 17 18 19 20 .... 47 48 次へ＞- Each inner board asynchronously executes arithmetic operations with each CPU unit (ST12, ST32), their arithmetic operation execution results are not written in a memory during execution of the arithmetic operations and transferred from the inner board to the CPU units during synchronization processing with the CPU units (ST14, ST34).
各インナーボードは、各ＣＰＵユニットと非同期で演算実行し（ＳＴ１２，ＳＴ３２）、その演算実行結果は、演算実行中はメモリへの書き込みを行わず、ＣＰＵユニットとの同期処理中にインナーボードからＣＰＵユニットに転送する（ＳＴ１４，ＳＴ３４）。 - 特許庁 - For this image processing unit, an input color conversion section 1 converts an RGB color space into a CMYK color space, a 1st color conversion section 2 converts the converted color space into a CMY color space regarding an object area for logic arithmetic operation processing, and a logic arithmetic section 3 conducts logic arithmetic processing.
入力色変換部１でＲＧＢ色空間からＣＭＹＫ色空間に変換後、論理演算処理の対象領域について第１色変換部２でＣＭＹ色空間に色変換し、論理演算部３で論理演算処理を行う。 - 特許庁 - The image data of n lines are read from the image data storage memory 2-2, and stored in the line memory, and the image data of n×n pixels which are adjacent to each other necessary for the predetermined arithmetic operation of the arithmetic circuit are addressed and read from the line memory, and transferred to the arithmetic circuit.
画像データ格納メモリ２−２からｎラインの画像データを読み出し、ラインメモリに格納し、演算回路の所定の演算に必要な互いに隣接するｎ×ｎ画素の画像データをアドレッシングしてラインメモリから読み出し、演算回路に転送する。 - 特許庁 - This gas turbine plant is so formed that an alarm signal arithmetic circuit 40, an operation stop arithmetic circuit 41, and a backfire error signal prevention arithmetic circuit 42 are assembled in a combustion monitor 29 for monitoring the combustion state of the combustion gas of the gas turbine combustor 16.
本発明に係るガスタービンプラントは、ガスタービン燃焼器１６の燃焼ガスの燃焼状態を監視する燃焼監視装置２９に、警報信号演算回路４０、運転停止演算回路４１および逆火誤信号防止演算回路４２を組み込んだ。 - 特許庁 - An N/2n point inverse discrete cosine section 12 applies N/2n point inverse discrete cosine transform to N-sets of DCT coefficients from an input selection section 11 in a 1st arithmetic mode, and a 2-mode selection arithmetic section 13 applies partial arithmetic operation of N-points inverse discrete cosine transform.
第１の演算モードでは入力選択部１１からのＮ個のＤＣＴ係数に対し、Ｎ／２^n 点逆離散コサイン部１２でＮ／２^n 点逆離散コサイン変換を行い、２モード選択演算部１３でＮ点逆離散コサイン変換の部分演算を行う。 - 特許庁 - The white balance arithmetic unit carries out automatic white balance operation for determining a white balance adjustment amount for the data of the image and determines reliability of the automatic white balance operation.
ホワイトバランス演算部は、画像のデータに対するホワイトバランス調整量を求めるオートホワイトバランス演算を実行するとともに、オートホワイトバランス演算の信頼度を求める。 - 特許庁 - The head or tail of the successive NOP commands is converted into a command suspend, which suspends the operation of the arithmetic unit or a command resume which restarts the operation.
そして、連続するＮＯＰの先頭または最後が、演算装置の動作を一時停止させるコマンドsuspd、または動作を再開させるコマンドresumeに、それぞれ変換される（図４（Ｃ））。 - 特許庁 - The arithmetic operation circuit is constituted so that an input signal of each FA may be changed according to each operation by enabling the FA array to be used in common in multiplication and division.
ＦＡアレイを乗算及び除算において共通に使用できるようにし、各ＦＡの入力信号を各演算に応じて切り替えるように構成する。 - 特許庁 - When the picture data overlap the picture data in the picture memory 2 in expanding the picture data, an arithmetic and logical section 5 performs logical operation following designated logical operation.
画像データの展開の際に画像メモリ２上の画像データと重なる場合には、指示された論理演算に従った論理演算処理を論理演算部５で行う。 - 特許庁 - To provide an operation input device performing high-accuracy detection of a shape of a structure by simple arithmetic processing with a simple configuration, and allowing a diverse operation input method.
簡潔な構成と演算処理で、構造体の高精度な形状検出を行い、多様な操作入力方法を可能とする操作入力装置を提供すること。 - 特許庁 - The programmable display unit 5 calculates the operation results of each of the devices A1 to A10, B1 to B10 and C1 to C10, based on the operation state signal by an arithmetic processing part 513.
プログラマブル表示器５は、演算処理部５１３によって、稼働状態信号に基づいて、各装置Ａ１〜Ａ１０，Ｂ１〜Ｂ１０，Ｃ１〜Ｃ１０の稼働実績を演算する。 - 特許庁 - The arithmetic processor performs division processing by the distance-related value by multiplication processing using the first operation part and division processing using the second operation part.
演算処理装置は、第１の演算部を用いた乗算処理と、第２の演算部を用いた除算処理と、によって、距離関連値による除算処理を実行する。 - 特許庁 - Especially the occupation ratio of an idle state, i.e., an operation margin, in the arithmetic processing of the DSP 4 is estimated and the clock frequency is controlled based on the operation margin.
特に、ＤＳＰ４での演算処理におけるアイドル状態の占有率すなわち演算マージンを推定し、その演算マージンに基づいてクロック周波数を制御する。 - 特許庁 - To provide an exhaust purification device capable of determining whether an increase in a load by an exhaust throttle means in actual operation is proper, without performing a complicated arithmetic operation or the like.
複雑な演算等を行うことなく、実際の運転時に排気絞り手段による負荷の増加が適切であるかを判断し得る排気浄化装置を提供する。 - 特許庁 - An arithmetic unit 1 for numerical operation of the plurality of digits includes operation processing sections 3a, 3b for adding two numerical data in 16 bits each from the lower digit side in a shared manner.
複数桁の数値演算を行う演算装置１は、２つの数値データを下位桁側から１６ビットごとに分担して加算する演算処理部３ａ，３ｂを備える。 - 特許庁 - A normal ALU operation instruction or a wide ALU operation instruction for which two arithmetic units are used is issued for a first pipeline 14 by an instruction fetch unit 10.
命令フェッチユニット１０は、第１パイプライン１４に通常のＡＬＵ演算命令、又は、２つの演算ユニットを使用するワイドＡＬＵ演算命令を発行する。 - 特許庁 - To provide an error detecting method for detecting the illegality of operation in an arithmetic circuit without newly requiring special hardware and without delaying the operation.
演算回路における演算の不正を、特別のハードウェアを新たに必要とすることなく、かつ演算を遅延させることなく検出するエラー検出方法を提供する。 - 特許庁 - A vehicle model, a driving operation and a travel environment or an operation situation are set on a host machine 1 and downloaded to a slave machine 4 which performs fast arithmetic processing.
ホスト機１の上で、車両モデルおよび運転操作および走行環境または操作状況を設定して、高速演算処理を行うスレーブ機４にダウンロードする。 - 特許庁 - The image arithmetic device of the cellular phone 3 executes geometric operation and drawing operation by use of the material data to reconfigure and draw the portrait image of three-dimensional animation.
携帯電話機３の画像演算装置は、素材データを用いて幾何演算と描画演算を実行し、３次元アニメーションの似顔絵画像を再構成し描画する。 - 特許庁 - A check node calculator 171 carries out a check node arithmetic operation for decoding LDPC codes and including arithmetic operations of a nonlinear function ϕ(x) and an inverse function ϕ^-1(x) of the nonlinear function.
チェックノード計算器１７１は、LDPC符号の復号のためのチェックノード演算であって、非線形関数φ(x)の演算および非線形関数の逆関数φ^-1(x)の演算を含むチェックノード演算を行う。 - 特許庁 - To provide a coder using arithmetic coding which performs approximate operation of arithmetic coding and yet enables processing time in a circuit to be considerably reduced and which provides a highly accurate prediction method of a code amount.
算術符号化を用いた符号化装置において、算術符号化の近似演算を行いながら、回路での処理時間を大幅に削減し、精度の高い符号量の予測方法を提供する。 - 特許庁 - In the game machine, the arithmetic operations performed by arithmetic operation means of a main control means and a peripheral control means are prescribed by internal control means of the corresponding control means.
本発明の遊技機によれば、主制御手段及び周辺制御手段の演算手段によって行われる演算が、それぞれ、対応する制御手段の内部制御手段によって規定されている。 - 特許庁 - To perform the switching between the internal and external microdata with no execution of the external software processing of a control processor and also to perform an effective arithmetic operation in accordance with every arithmetic characteristic.
内部マイクロデータと外部マイクロデータとの間の切り換えを制御用プロセッサ外部のソフトウエア処理によらずに行うようにし、また、各演算の特性に応じた効率的な演算動作を行うこと。 - 特許庁 - Then, a plate back arithmetic part 24 decides plate thickness(that is, coordinates in a thickness direction) by a mean arithmetic operation for nodes shared by each mesh based on the plate thickness of each decided mesh.
そして、板裏演算部２４において、決定されたメッシュ毎の板厚に基づき、各メッシュが共有する節点について平均演算により板厚（すなわち、厚み方向の座標）を決定する。 - 特許庁 - An arithmetic section 5 applies an arithmetic operation of image synthesis for each pixel of image data of a plurality of the video image line data according to synthesis control instruction data corresponding to pixels read from a control memory 8.
演算部５は、制御メモリ８から読み出した画素に対応した合成制御命令データにより、読み出した複数の映像ラインデータの画像データを、画素毎に合成映像の演算を行う。 - 特許庁 - A multiplier 11 performs operation for finding the product of the arithmetic result a2+b2 of the adder 9 and the arithmetic result c2+d2 of the adder 10 so that (a2+b2)×(c2+d2)=|Z|2 can be found.
乗算器１１が、加算器９の演算結果ａ^2＋ｂ^2と加算器１０の演算結果ｃ^2＋ｄ^2の積を求める演算を行うことにより（ａ^2＋ｂ^2）×（ｃ^2＋ｄ^2）＝｜Ｚ｜^2が求められる。 - 特許庁 - To realize arithmetic encoding and decoding of an ultra-high speed and a high compression ratio regardless of binary data or multi-value data, and also to simplify subsequent operation by making the quantities of arithmetic code uniform in each block.
2値データ・多値データを問わず、超高速かつ高圧縮率の算術符号化・復号化を実現し、併せて、ブロック毎の算術符号量を一定値に揃えて、その後の処理を簡単化すること。 - 特許庁 - To provide a BIP-N arithmetic unit that can apply a BIP-N arithmetic operation to a concatenation signal with a simple configuration and has the configuration providing ease of extension depending on the kind of a concatenation signal.
コンカチネーション信号のＢＩＰ−Ｎ演算を簡単な構成で行い、コンカチネーション信号の種類によって拡張も容易な構成とすることが可能なＢＩＰ−Ｎ演算装置を提供する。 - 特許庁 - A prediction arithmetic section 56 uses the prediction tap extracted by the area extract circuit 55 and the output of the coefficient memory 54 to conduct prediction arithmetic operation and generates, e.g. a luminance signal Y as a component signal.
予測演算部５６は、領域抽出回路５５が抽出した予測タップと、係数メモリ５４の出力とを用いて予測演算を行い、コンポーネント信号としての例えば輝度信号Ｙを生成する。 - 特許庁 - To provide a matching arithmetic circuit capable of dividing and holding an image, and carrying out the matching arithmetic operation of a plurality of standard data in parallel at high speed, and changing a retrieval range.
画像を分割して保持することにより、複数の基準データにおけるマッチング演算を高速でかつ並列に演算することができて、かつ、探索範囲が変更可能なマッチング演算回路を提供する。 - 特許庁 - A PO arithmetic circuit 171 carries out an arithmetic operation to calculate an outer code parity by sequentially capturing symbols of each column in the case of representing block data of a DVD with symbols each comprising 8 bits.
ＰＯ演算回路１７１は、ＤＶＤのブロックデータを８ビットからなるシンボルにて行列表記した際の各列のシンボルを順次取り込んで外パリティを算出するための演算を行う。 - 特許庁 - The verification logic part 23 includes a retry function with which, when comparative mismatching between the systems occurs, the arithmetic data is read from the save area in each system and the CPUs 21 and 22 perform arithmetic operation again.
照合論理部２３は、両系比較不一致が発生した場合に、各系において、退避エリアから演算データを読み出して、ＣＰＵ２１，２２で再演算をさせるリトライ機能を備えている。 - 特許庁 - A geometric processing processor is provided with first and second interfaces 80 and 86, respectively connected with a host and a renderer and a geometric arithmetic core 70 for processing a geometric arithmetic operation applied from a host.
幾何学処理プロセッサは、ホストおよびレンダラーにそれぞれ接続される第１、第２のインターフェース８０、８６と、ホストから与えられる幾何学演算を処理するための幾何学演算コア７０とを含む。 - 特許庁 - The arithmetic count is displayed on a display panel 2 while arithmetic operation is performed, and the display is automatically switched to display the shopping count when shopping calculation like change calculation is performed.
表示パネル２では、四則演算を行っているときは四則演算カウントが表示され、釣銭計算などの買物計算を行っているときは買物カウントが表示されるように自動的に切り替わる。 - 特許庁 - An image pickup unit 41 or/and a turntable 42 for supporting thereon the image pickup unit 41 within the flight monitor camera 4 are controlled in operation on the basis of the arithmetic results of the tracking arithmetic device 6.
また、前記飛行監視カメラにおける撮像装置４１又は/及び該撮像装置４１を載置する旋回台４２の動作が、前記追尾演算装置６の演算結果に基づき制御される。 - 特許庁 - To provide a relatively simple zero result predicting mechanism for detecting a zero result without performing any completely arithmetic operation to the number of inputs for largely increasing processing speeds of the various arithmetic operations.
種々の演算の処理速度を大きく増大するために、入力数に対して完全な算術演算を行なわずにゼロ結果を検出する比較的に簡単なゼロ結果予測メカニズムを提供する。 - 特許庁 - An interpolation arithmetic part 7 calculates and sets the value of the non-inputted second data corresponding to the intermediate value of the values of the first data of an inputted data set by an interpolation arithmetic operation.
補間演算部７においては、入力されたデータセットの第１のデータの値の中間の値に対応した、入力されない第２のデータの値を補間演算によって算出して設定する。 - 特許庁 - To provide a device capable of appropriately adjusting a white balance even during the light emission of a stroboscope without complicating an arithmetic operation.
演算を複雑にすることなく、ストロボ発光時でも的確なホワイトバランス調整を行うことができる装置を提供する。 - 特許庁 - ELLIPTIC CURVE ARITHMETIC UNIT, CONVERSION APPARATUS, ELLIPTIC CURVE OPERATION METHOD, PROGRAM, AND COMPUTER READABLE RECORDING MEDIUM
楕円曲線演算装置及び変換装置及び楕円曲線演算方法及びプログラム及びコンピュータ読み取り可能な記録媒体 - 特許庁 - With this configuration, the spatial resolution of the digital arithmetic operation can be realized in the time response concerning transient characteristic.
このように構成すれば、過渡特性に関する時間応答において、ディジタル演算の空間分解能を達成することができる。 - 特許庁 - To provide an encryption circuit for increasing an operation clock frequency in the encryption circuit and speeding up an arithmetic speed.
暗号回路の動作クロック周波数を高くでき、演算速度の高速化を図ることが可能な暗号回路を提供すること。 - 特許庁 - To suppress such problem that a long time is required for arithmetic operation or a large scale circuit is necessary in a conventional dividing circuit.
従来の除算回路における演算時間が遅い、又は回路規模が大きくなるといった問題を解決すること。 - 特許庁 - The arithmetic and logical operation circuit is configured to repetitively process an operand of first bit precision so as to obtain a result.
算術論理演算回路は、結果を得るために、第１のビット精度のオペランドを反復的に処理するように構成される。 - 特許庁 - If the low-order instruction extension condition exists, operation of a part of a first arithmetic and logic unit component is minimized.
下位命令拡張条件が存在するならば、第１の算術論理ユニットコンポーネントの一部分の動作が最小化される。 - 特許庁 - In this case, the digital camera 1 uses a power supply control section to stop supply of power to its sections not related to the arithmetic operation and the communication.
このとき、デジタルカメラ１は、電源制御部を用いて、演算および通信に関しない部分への給電を停止している。 - 特許庁 - To achieve the acceleration of an arithmetic operation and the generation of a signal with high quality when generating a restoration signal from a deterioration signal.
劣化信号から復元信号を生成する際に、演算の高速化及び高品質な信号の生成を実現する。 - 特許庁 - When the image data after the reference data are found to be smaller according to the comparison arithmetic operation, the image data after the reference data are excluded.
この比較演算により基準データ以後の画像データの方が小さいときは基準データ以後の画像データを除外する。 - 特許庁 - Respective memories 7 and 9 are divided into the i number of banks according to the data number i simultaneously inputted to a butterfly arithmetic operation part 21.
各メモリ７、９は、バタフライ演算部２１に同時に入力されるデータ数ｉに従ってｉ個のバンクに分割されている。 - 特許庁 - Detection data is processed at a control/arithmetic operation part 9 to acquire measurement values of electrical characteristics, impurity concentrations, etc. of the sample S.
検出データは、制御・演算処理部９で処理され、試料Ｓの電気的特性や不純物濃度などの測定値を得る。 - 特許庁 - To provide a switched capacitor circuit that has the compatibility between reduced power consumption or a high-speed operation and enhanced arithmetic accuracy.
消費電力の低減または高速動作と演算精度の向上とを両立可能なスイッチトキャパシタ回路を実現する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
