「arithmetic- operation」を含む例文一覧(2389)
＜前へ 1 2 .... 25 26 27 28 29 30 31 32 33 .... 47 48 次へ＞- The MIMO processing section 601 performs correction arithmetic processing based on a channel matrix on each transmission-target signal so as to cancel a component of the unnecessary wave received by an antenna 236, and the modulation functional section 8300 performs modulation processing using a signal after correction arithmetic operation.
ＭＩＭＯ処理部６０１は、各送信対象信号に対して、アンテナ２３６で受信される不要波の成分が相殺されるように、チャネル行列に基づく補正演算処理を行ない、変調機能部８３００は補正演算後の信号で変調処理を行なう。 - 特許庁 - As a result of the operation by the arithmetic unit 13, a first register and second register ov0, ov1, having a narrower bit width than the first bit width, retain overflowed digit data as overflow data, and supplies the retained overflow data to at least one input end of the arithmetic unit 13 as upper bits.
第１のビット幅より狭いビット幅を有する第１、第２のレジスタｏｖ０、ｏｖ１は、演算器１３による演算の結果、あふれた桁のデータをオーバーフローデータとして保持し、演算器１３の少なくとも一方の入力端に、上位ビットとして保持したオーバーフローデータを供給する。 - 特許庁 - To provide a receiver for spread spectrum communication apparatus coping with a case that one synchronizing symbol is inserted into each frame on condition that an arithmetic operation is performed by using an analog arithmetic circuit, reduced in power consumption, and improved in a signal-to- noise ratio(SNR) characteristics of the output.
アナログ演算回路を用いて演算を行なうことを前提にして、フレーム毎に同期シンボルを１シンボル挿入する場合に対応でき、低消費電力化を図り、出力の信号対雑音比（ＳＮＲ）特性の改善を図り得るスペクトラム拡散通信装置の受信装置を提供する。 - 特許庁 - An inter-picture arithmetic section 5 converts the converted physical characteristic variable distribution into one picture physical characteristic variable distribution and an arithmetic operation taking the human visual characteristic into account is applied to the one picture physical characteristic variable distribution to calculate a binocular stereoscopic vision picture evaluation value.
この変換した物理特性量分布を画像間演算部５で１個の画像の物理特性量分布に変換し、この１個の画像の物理特性量分布に対して人間の視覚特性を考慮した演算を施して両眼立体視画像評価値を算出する。 - 特許庁 - An arithmetic means 12 at an input side of an orthogonal modulator 4 applies an arithmetic operation to outputs from the short period median information generating means 14 and the short period standard deviation information generating means 13 and a digital information signal waveform to be sent so as to simulate fading.
直交変調器４の入力側で、演算手段１２により、前記短区間中央値情報発生手段１４および短区間標準偏差情報発生手段１３の出力と送信するためのデジタル情報信号波形とを演算することにより、フェージングをシミュレートする。 - 特許庁 - A calculation section 415 uses a decoding halfway result D414 supplied from the decoding halfway result storage memory 1103 via the cyclic shift circuit to carry out a second arithmetic operation corresponding to arithmetic operations of six variable nodes and stores a decoding halfway result D415 obtained as a result into a decoding halfway result storage memory 1104.
計算部415は、復号途中結果格納用メモリ1103からサイクリックシフト回路を介して供給される復号途中結果D414を用いて、６つのバリアブルノードの演算に対応する第２の演算を行い、その結果得られる復号途中結果D415を復号途中結果格納用メモリ1104に記憶させる。 - 特許庁 - A touch information arithmetic means 44 executes an arithmetic operation based on color attribute information included in display information acquired from a display information storing means 42, and successively outputs a control signal to a control means 46 in order to present touch information to an operator.
触覚情報演算手段４４は、操作者に触覚情報を呈示するために、表示情報記憶手段４２から取得した表示情報に含まれる色属性情報に基づいて演算を行い、制御手段４６に対して制御信号を逐次出力する。 - 特許庁 - Since the branch metric arithmetic circuit 11 can execute the branch metric arithmetic operation on the basis of a plurality of the 1st object values close to a plurality of mean values with the highest incidence frequency (a peak in a histogram), the decoding performance can be enhanced more than the use of a fixed object value.
ブランチメトリック演算回路１１は、最も出現頻度が高い（ヒストグラムでピークを持つ）複数の平均値に近付いた複数の第１の目標値に基づいてブランチメトリック演算ができるため、固定の目標値を使用するよりも復号性能を向上できる。 - 特許庁 - Moreover, a phase difference signal is outputted from a complex arithmetic output signal, this phase difference signal is delayed by one symbol, and a detection signal denoting a period of phase modulation for a lowest transmission rate is outputted resulting from applying cosine absolute value arithmetic operation to a phase difference between a phase signal and the phase difference signal delayed by one symbol.
更に、複素演算出力信号から位相差信号を出力し、この位相差信号を１シンボル遅延して位相信号との位相差を検出してコサイン絶対値演算した最低速伝送の位相変調の期間を示す検出信号を出力する。 - 特許庁 - A switching part 17 connects the arithmetic processing part 14 to the first memory part 12 when all the operation signals stored in the first memory part 12 are read, and connects the arithmetic processing part 14 to the second memory part 13 when each of the operated light modulation signals is stored in the second memory part 13.
切換部１７は、第１の記憶部１２に記憶された全ての操作信号を読み出させるときに、演算部１４と第１の記憶部１２を接続し、演算された各調光表示信号を第２の記憶部１３に記憶させるときに、演算部１４と第２の記憶部１３を接続させる。 - 特許庁 - The image processor consists of a scanning line conversion section 13 that conducts scanning line conversion arithmetic operation, a storage section 11 that has characteristic point data set in advance, and a filter coefficient arithmetic section 12 that calculates an interpolation filter coefficient required by the scanning line conversion section 13 on the basis of the characteristic point data.
走査線変換演算を行う走査線変換部１３と、前もって設定した特徴点データを持つ記憶部１１と、特徴点データを元に走査線変換部１３で必要とされる補間フィルタ係数を算出するフィルタ係数演算部１２で画像処理装置を構成する。 - 特許庁 - A collation arithmetic part 1310 performs an arithmetic operation using the image vector data of the object image and the date for collation and a deciding part 1330 decides whether or not the basic image is included in the object image by deciding whether or not a position which can be presumed as the reference position exists in the object area.
照合演算部１３１０は、対象画像の画像ベクトルデータと照合用データとを用いた演算を行い、判定部１３３０は、対象画像中に基準位置と推定できる位置が存在するか否かを判断して基本画像が対象画像に含まれるか否かを判定する。 - 特許庁 - A calculation section 1102 uses a decoding halfway result D1101 supplied from a decoding halfway result storage memory 1104 via a cyclic shift circuit 1101 to carry out a first arithmetic operation corresponding to three check node arithmetic operations and stores a decoding halfway result D1102 obtained as a result into a decoding halfway result storage memory 1103.
計算部1102は、復号途中結果格納用メモリ1104からサイクリックシフト回路1101を介して供給される復号途中結果D1101を用いて、３つのチェックノード演算に対応する第１の演算を行い、その結果得られる復号途中結果D1102を復号途中結果格納用メモリ1103に記憶させる。 - 特許庁 - In the case the surface side image signal S1 and the difference signal S4 are transferred, the arithmetic display terminal 300 uses the received difference signal S4 and the surface side image signal S1 to make an arithmetic operation of S1-S4=S2 so as to restore the backside image signal S2.
ここで、表面画像信号Ｓ１と差分信号Ｓ４とを転送するものとしたとき、演算表示端末３００においては、転送された差分信号Ｓ４と表面画像信号Ｓ１とを用いて、Ｓ１−Ｓ４＝Ｓ２なる演算を行って、裏面画像信号Ｓ２を復元する。 - 特許庁 - To provide a new and improved channel matrix arithmetic unit for efficiently performing the inverse matrix arithmetic operation of a channel matrix by systematizing it, and for enabling a transmission/reception antenna to be compatible with an M×N system in a multi-carrier system MIMO system.
マルチキャリア方式のＭＩＭＯシステムにおいて、チャンネル行列の逆行列演算を組織化することによって効率よく計算でき，また，送受信アンテナがＭ×Ｎのシステムに対応することの可能な，新規かつ改良されたチャンネル行列演算装置を提供する。 - 特許庁 - Elapsed time information since the start of the execution of a command program and the position information at that time are received from the controller of the work machine or an arithmetic means for executing an arithmetic operation which is equivalent to that of the controller, and for obtaining the position information from the command program, and stored as history data (A1-A5).
作業機械の制御装置や該制御装置と同等な演算を行い指令プログラムから位置情報を得る演算手段から、指令プログラム実行開始からの経過時間情報とそのときの位置情報を受け取り履歴データとして記憶する（Ａ１〜Ａ５）。 - 特許庁 - To provide an integrated circuit device equipped with a reconfigurable arithmetic unit and a controller for generating mapping data that defines a circuit configuration of the arithmetic unit, in which during operation of a certain application, a different application is newly loaded and run by changing a circuit configuration.
再構成可能な演算装置と、演算装置の回路構成を規定するマッピングデータを生成する制御装置を備えた集積回路装置において、あるアプリケーションが動作している途中で、回路の構成を変更し、別のアプリケーションを新たに実装して動作させること。 - 特許庁 - To provide an arithmetic right shift device for calculating a value obtained by operating the n bit arithmetic right shift of m bit negative numbers whose most significant bit is 1 for reducing a circuit scale by reducing a circuit which shift-calculates an absolute value, and for quickening an operation frequency.
絶対値をシフト算出する回路を削除して回路規模を縮小するとともに、動作周波数を高速化することができる最上位ビットが１であるｍビット負数を右にｎビット算術シフトした値を算出処理する算術右シフト装置を提供する。 - 特許庁 - This device is provided with a first serial access memory performing delivery and receipt of data with the memory cell array and a second serial access memory performing delivery and receipt of data with the plurality of arithmetic circuit 40 in addition to a memory cell array 10 holding data and a plurality of arithmetic circuit 40 performing receiving operation.
データを保持しておくメモリセルアレイ１０とデータを受取り演算を行う複数の演算回路４０に加え、メモリセルアレイ１０との間でデータ授受を行う、第１のシリアルアクセスメモリと、複数の演算回路４０との間でデータ授受を行う、第２のシリアルアクセスメモリとを備える。 - 特許庁 - In the calculation of the value of the mathematical function by the Taylor series arithmetic operation, desired coefficient data are acquired from a coefficient table set 10 by using an order number 21 of Taylor series and a set number 22 of the coefficient table, and supplied through a multiplexer 27 to a floating point sum of product arithmetic unit 1050.
ある数学関数の値をテーラー級数演算で求める際には、テーラー級数の次数番号２１、係数テーブルのセット番号２２を用いて、係数テーブルセット１０から所望の係数データを取得し、それを、マルチプレクサ２７を介して浮動小数点積和演算器１０５０に供給する。 - 特許庁 - Since the branch metric arithmetic circuit 11 can perform a branch metric arithmetic operation on the basis of the plurality of first target values approaching to a plurality of average values having the highest appearance frequency (have a peak in histogram), decoding performance can be improved more than in the case where a fixed target value is used.
ブランチメトリック演算回路１１は、最も出現頻度が高い（ヒストグラムでピークを持つ）複数の平均値に近付いた複数の第１の目標値に基づいてブランチメトリック演算ができるため、固定の目標値を使用するよりも復号性能を向上できる。 - 特許庁 - A control circuit 18 discriminates whether or not there is any correlation between the data acquired from the FFT circuit 13 and data stored in the reference phase signal data, storage, section 21 on the basis of a result of the execution of the correlation arithmetic operation by the correlation arithmetic processing section 20 to identify the transmission mode.
制御回路１８は、相関演算処理部２０が相関演算を実行した結果から、ＦＦＴ回路１３から取得したデータと基準位相信号データ記憶部２１に記憶されているデータとの間に相関があるか否かを判別して送信モードを識別する。 - 特許庁 - To provide an arithmetic unit and its method capable of suppressing the increment of the scale of a program describing a processing procedure even when the execution of prescribed arithmetic processing such as the saturation processing of an operation result and the non-execution of the processing are repeated.
演算結果に対して飽和処理などの所定の演算処理が行われる場合と行われない場合とが繰り返される場合であっても、処理手順が記述されたプログラムの規模の増加を抑制することができる演算装置および方法を提供すること。 - 特許庁 - The unit executes an arithmetic operation by an arithmetic method predetermined for every unit based on the input value included in the input control data, and when the selection unit number included in the control data input to the data input part is matched with the unique unit number, the unit outputs the arithmetic result through the unit output bus to the distribution control part as an output value.
ユニットは、入力された制御データに含まれる入力値に基づいてユニット毎に予め定められた演算方法により演算し、データ入力部に入力された制御データに含まれる選択ユニット番号と固有ユニット番号とが一致する場合には、演算結果を出力値として分配制御部にユニット出力バスを介して出力する。 - 特許庁 - The multi OS control apparatus comprises one arithmetic device 1 having two kinds of operation systems, an interrupt circuit 11 for inputting an interrupt request signal from the outside to the arithmetic device, and a resource control circuit 101 for specifying to assign the source of the arithmetic device to one of the operating systems when there is an interrupt request signal to the interrupt circuit.
２種類のオペレーチングシステムを持つ一個の演算装置１と、外部から前記演算装置への割り込み要求信号を入力する割込回路１１と、前記割込回路に割り込み要求信号があった時に、前記演算装置の資源を前記オペレーチングシステムのいずれかに割り付けることを指定する資源コントロール回路１０１から構成されたことを特徴とする。 - 特許庁 - When successive arithmetic process requests are generated, an input pipeline select part 1-1 determines a logical operation circuit to which input data are sent next according to the the state value of a logical operation circuit part currently in operation and the output signals of flag parts 1-7, 1-8, 1-9, and 1-10 indicating whether transfer to the logical operation circuit part is possible.
連続する演算処理要求が発生した時、入力パイプラインセレクト部１−１は、現在実行している論理演算回路部の状態値と論理演算回路部へ転送可能かどうかを示すフラグ部１−７，１−８，１−９，１−１０の出力信号から、次に入力データを送り込む論理演算回路を決定する。 - 特許庁 - Then the image processing apparatus converts a result of multi-value processing into a binary image by using information obtained from data resulting from interpolation arithmetic operation of the received image into a multiple of its frequency space.
そして、入力された画像が持つ周波数空間の整数倍の周波数空間に補間演算したデータから得られる情報によって多値化結果を２値画像に変換する。 - 特許庁 - To allow speed up of high-speed operation and processing, avoiding the complexity of arithmetic processing, and to perform flow-velocity measurement in real-time processing without using a high-performance computer.
演算処理の複雑さを回避して高速な演算、処理の迅速化を図ることを可能とし、高性能なコンピュータを使わずにリアルタイム処理にて流速測定を可能とする。 - 特許庁 - By this arrangement, the occurrence of abnormality is detected from the operation of the arithmetic device 26 based on the behavior change of the transmission belt 23 decreased in tension without a member contacting the transmission belt 23.
これによって、伝動帯２３に接触する部材なしに、張力が低下した伝動帯２３の挙動変化に基づく演算装置２６の動作によって異常発生を検知する。 - 特許庁 - After opening of an aperture 2a by the blade group 3 (and after mirror up), power supply to other circuit blocks, etc. except an arithmetic circuit and a display device is interrupted and power saving operation is performed.
羽根群３によるアパーチャ２ａの開放後（およびミラーアップ後）は演算回路および表示装置を除く他の回路ブロック等への電源供給を遮断し、省電力動作する。 - 特許庁 - To provide the data converter and method by which an arithmetic operation is conducted without extending a run length code and to provide the program supply medium that supplies a data conversion program.
ランレングス符号の伸長を伴わずに演算を行うことができるデータ変換装置及び方法、並びにデータ変換プログラムを供給するプログラム供給媒体を提供する。 - 特許庁 - On the basis of the values obtained by the measuring means 20, 31, a waveform accompanying changes in the rotation speed of the wheel generated by operation of the anti-lock brake system is found by an arithmetic means 44.
測定手段２０，３１により得られた値に基づいてアンチロックブレーキシステムの作動により発生する車輪の回転速度の変化に伴う波形を演算手段４４により求める。 - 特許庁 - To provide a key scheduling apparatus for executing arithmetic key schedule operation securely for fault-utilized analysis, while avoiding increase in computational complexity for computing additional information or the like.
付加情報等の計算のための計算量の増加を回避しつつ、故障利用解析に対して安全な鍵スケジュール演算を実行する鍵スケジュール装置を提供すること。 - 特許庁 - Image data expressing a subject is acquired at a plurality of points of time (S101 and S102), and necessary light quantity of normal light emission is estimated by performing prescribed arithmetic operation (S103).
複数の時点において被写体を表す画像データを取得し（Ｓ１０１，Ｓ１０２）、所定の演算を実行することにより本発光の必要光量を推定する（Ｓ１０３）。 - 特許庁 - To provide a block matching device capable of enhancing the accuracy of search of a corresponding point and performing a high speed processing by suppressing the increase of the quantity of arithmetic operation.
本発明は、対応点探索の精度を向上することができ、演算量の増加を抑え高速処理を行うことができるブロックマッチング装置を提供することを目的とする。 - 特許庁 - The arithmetic module executes a total operation to outputs from the PPG ranging from the (N+1)th PPG to the first PPG, and the output from the Nth PPG is added at the end.
演算モジュールは（Ｎ−１）番目のＰＰＧから最初のＰＰＧまでの出力に対して合計演算を実行し、Ｎ番目のＰＰＧからの出力は最後に加算される。 - 特許庁 - The authentication unit 400 obtains the result of the authentication arithmetic operation by using an authentication key stored in a PHS terminal information management unit 500 and the authentication random number sent to the PHS terminal 100.
認証装置４００はＰＨＳ端末情報管理装置５００に記憶されている認証鍵とＰＨＳ端末１００へ送信した認証乱数とで認証演算結果を得る。 - 特許庁 - To provide a driving support device that can accommodate substantially to all vehicle models by a common structure and can reduce an arithmetic processing load of driving support operation.
実質的に全ての車種について共通の構成で対応することができるとともに、運転支援動作のための演算処理負担も軽減できる運転支援装置を提供する。 - 特許庁 - When the variation rate is small, the sampling cycle is made long to shorten the arithmetic operation time of a digital computing element without deteriorating its characteristic, thereby reducing the power consumption correspondingly.
変化率が小さいときはサンプリング周期を長くすることで、特性を劣化させることなくディジタル演算器の演算時間を短縮でき、その分消費電力の低減が図れる。 - 特許庁 - The scramble code generator calculates only values of registers 12, 14 relating to the feedback processing and the spread processing and loads the result of arithmetic operation to the registers 12, 14 while shifting a shift register.
一方、スクランブル符号生成装置は、帰還処理および拡散処理に関与するレジスタ１２，１４の値のみを演算し、シフトレジスタをシフトさせながらレジスタ１２，１４にロードする。 - 特許庁 - To eliminate inverse matrix arithmetic operation in a multiuser detector (MUD) in a receiver which comprises a plurality of receiving antennas and performs interleave division multiple access (IDMA).
複数の受信アンテナを備え、インターリーブ分割多元接続（ＩＤＭＡ）を行う受信機において、マルチユーザ検出器（ＭＵＤ）における逆行列演算を省略することを図る。 - 特許庁 - A steering torque shift control quantity arithmetic operation part 31 arithmetically operates a steering torque shift control quantity εts by multiplying a basic shift quantity εts_b by a transition factor Kss as a basic compensation component.
操舵トルクシフト制御量演算部３１は、基礎補償成分としての基礎シフト量εts_bに対し、遷移係数Ｋssを乗ずることにより操舵トルクシフト制御量εtsを演算する。 - 特許庁 - An object person determining part 106 selects the employee for providing learning contents for compensating for the shortfall of the behavior characteristic calculated by the future characteristic value arithmetic operation part 104.
対象者決定部１０６は、将来特性値演算部１０４で算出した行動特性の不足分を補うことのできる学習コンテンツを提供する従業員を選出する。 - 特許庁 - This automatic zoom camera is provided with a range-finding device 28, a photographic optical system including a zoom lens, a CPU 25 having an arithmetic operation function, and an automatic zoom mode selecting switch 15 for selecting automatic zoom.
この発明のオートズームカメラは、測距装置２８と、ズームレンズを含む撮影光学系と、演算機能を有したＣＰＵ２５と、オートズームを選択するオートズームモード選択スイッチ１５を有している。 - 特許庁 - To reduce an arithmetic operation load and electric power consumption caused by the control of a fuel pump while restraining the deterioration of the responsiveness of the fuel pump for supplying fuel in a fuel tank to an engine.
燃料タンク内の燃料をエンジンに供給する燃料ポンプの応答性低下を抑制しつつ、燃料ポンプの制御に伴う演算負荷や消費電力を低減する。 - 特許庁 - A mode register 20 is allowed to correspond to the register group 40 and a flag for specifying whether prescribed arithmetic processing is to be applied to the operation result or not is set up in the register 20.
モードレジスタ２０は、レジスタ群４０に対応づけられており、前記演算結果に対して所定の演算処理を施すか否かを指定するためのフラグが設定されている。 - 特許庁 - Based on output from the detection part 2, predicting arithmetic operation is performed by a moving body prediction control part 1 and focusing is performed so that a moving subject may be brought into focus.
そして、この焦点検出部２の出力に基づいて、動体予測制御部１で予測演算が行われて、移動している被写体に合焦するように焦点調節が行われる。 - 特許庁 - The arithmetic operation part 201 of a controller 102 obtains a representative image representing the image of the sample 106 from one of the plurality of images acquired by the microscope body 101.
コントローラ１０２の演算部２０１は、顕微鏡本体１０１により取得された該複数の画像のひとつから、試料１０６についての画像を代表する代表画像を得る。 - 特許庁 - To make a boundary line inconspicuous by a small amount of arithmetic operation when displaying a large screen or an entire image having high resolution by displaying partial images by a plurality of image projection means.
複数の画像投射手段によって部分画像を表示することで大画面、また高解像度の全体画像を表示させる際の境界線を少ない演算量で目立たなくする。 - 特許庁 - The sinusoidal wave computing unit 32 is provided with operators such as an adder-subtracter and a multiplier and generates a sinusoidal wave by determining terms of a Taylor expansion of a sinusoidal function by arithmetic operation.
正弦波演算部３２は、加減算器や乗算器などの演算器を有しており、テーラー展開された正弦関数の各項を算術演算することによって正弦波を生成する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
