「arithmetic- operation」を含む例文一覧(2389)
＜前へ 1 2 .... 38 39 40 41 42 43 44 45 46 47 48 次へ＞- To provide a multi-purpose tracking device, even if a signal intensity is weak under environment generating an unnecessary signal such as an error alarm, capable of establishing a wake of a target whose operation is changed, in an early stage and at the same time reducing the arithmetic load.
誤警報等の不要信号が発生する環境下で、信号強度が弱い場合でも、運動が変化する目標の航跡の確立を早期に行うことができるとともに、演算負荷を軽減させることができる多目標追尾装置を提供する。 - 特許庁 - In a substrate (counter substrate) which is provided to face a substrate (matrix substrate) provided with an active matrix region and has a counter electrode, the arithmetic operation circuit etc. are provided to the counter substrate, and the matrix substrate and the counter substrate are electrically connected to each other by a bump or the like.
アクティブマトリクス領域の設けられた基板（マトリクス基板）に対向して設けられ、対向電極を有する基板（対向基板）において、演算回路等を対向基板に設け、かつ、マトリクス基板と対向基板との間をバンプ等により電気的に接続する。 - 特許庁 - A pixel interpolation/composition means 11 applies interpolation processing to the picked-up pixels by means of a similarity arithmetic operation on the basis of a plurality of color signals and applies interpolation processing to void pixels on the basis of a plurality of the color signals in the picture in the direction of the line segment of an image edge.
画素補間・合成手段１１は、撮像画素に対しては、複数の色信号に基づき相似演算による補間処理を行い、空白画素に対しては、画像中のエッジ線分方向の複数の色信号に基づき、内挿処理を行う。 - 特許庁 - Furthermore, the CRC provision section 10 sequentially outputs all bits of the coding object data to a convolution coding section 20, in parallel with the CRC arithmetic operation (1), then outputs all the CRC bits that were calculated (2), and outputs (K-1) bits stored in the buffer (3).
又、ＣＲＣ付与部１０は、(1) ＣＲＣ演算と並行して畳み込み符号化部２０へ符号化対象データの全ビットを順次出力し、ついで、(2)演算したＣＲＣの全ビットを出力し、しかる後、(3)バッファに記憶されている（Ｋ−１）ビットを出力する。 - 特許庁 - A timing signal generating section 20 of a digital camera 10 generates a shutter pulse for exposure start within a video period, generates a drive signal 186 corresponding to this pulse and supplies the signal to an image pickup section 28, and the image pickup section 28 exposes an incident light in an exposure time obtained by an arithmetic operation.
ディジタルカメラ10は、タイミング信号発生部20が映像期間内に露出開始のシャッタパルスを発生させ、このパルスに対応する駆動信号186を生成して撮像部28に供給し、撮像部28で入射光を演算により得られた露光時間にして露光する。 - 特許庁 - In the state of setting WB bracketing (negative decision in step S15), when the inequality of N≥n is not set up between the number N of remaining frames and the parameter on the number of times of bracketing recording, the arithmetic circuit 101 prohibits the photographing operation (negative decision in step S17).
演算回路１０１は、ＷＢブラケティングが設定されている（ステップＳ１５を否定判定）状態で、残コマ数Ｎとブラケティング記録回数パラメータｎとの間にＮ≧ｎが成立しない場合に撮影動作を禁止（ステップＳ１７を否定判定）する。 - 特許庁 - A detection line for detecting the luminance of pixels configuring an image is set (S210), and the luminance of pixels on the detection line is leveled so that image elements are obtained (S220), and contraction processing in a morphology arithmetic operation is performed to the shape of leveled image elements (S230).
画像を構成する画素の輝度を検出する検出ラインを設定し（Ｓ２１０）、検出ライン上の画素の輝度をレベル化して画像要素とし（Ｓ２２０）、このレベル化された画像要素の形状に対してモルフォロジー演算における収縮処理を行なう（Ｓ２３０）。 - 特許庁 - The arithmetic means accepts the operation information signal when information specified by a set of the key code received by the receiving means and numerals is consistent with information specified by the ID number set by the ID number setting means.
前記演算手段は、前記受信手段が受信した前記キーコードと数字の組により特定される情報が、前記ＩＤ番号設定手段により設定されたＩＤ番号により特定される情報と一致する場合には、前記操作情報信号を受け付ける。 - 特許庁 - The step (S03) includes a step (S13) in which if the attribute of the object is an image and the number of data equals or exceeds a threshold value (S11, S12), the data of the object is divided, and color conversion process for the division data are parallel performed by a plurality of arithmetic operation sections.
ステップ（Ｓ０３）は、前記オブジェクトの属性が画像でありかつ前記データ数が閾値以上である場合（Ｓ１１、Ｓ１２）、前記オブジェクトのデータを分割し、分割データの色変換処理を複数の演算部によって並列に実行するステップ（Ｓ１３）を有する。 - 特許庁 - The wink determining means 5 determines a result as the wink when the size of the pupil X to be measured becomes a prescribed size or less, and outputs a determining result to a pupil measuring arithmetic operation means 3 up to confirming again that an eye opens wide on a pickup image.
瞬目判定手段５は測定される瞳孔Ｘの大きさが所定の大きさ以下となると瞬目と判定し、再び撮像画像上で眼を見開いていることが確認にできるまで判定結果を瞳孔計測用の演算手段３に出力する。 - 特許庁 - Moreover, the mobile terminal includes an encoder 7 which is connected to the rotating shaft of the reel 6 and outputs a signal in proportion to the amount of rotation of the reel 6, and an arithmetic operation part 11 for computing a length of the measuring tape 5 wound out from the measure on the basis of the signal from the encoder 7.
また、該携帯端末は、リール６の回転軸に接続されリール６の回転量に応じた信号を出力するエンコーダ７と、エンコーダ７からの該信号を基にメジャーから巻き出したメジャーテープ５の長さを算出する演算部１１とを含む。 - 特許庁 - To provide a flow injection analysis device and a flow injection analysis method dissolving an analysis error based on the impurities of a sample solution itself and an analysis error based on the sensitivity of a detector and facilitating arithmetic processing without making analysis operation complicated.
試料溶液自体の不純物に基づく分析誤差および検出器の感度に基づく分析誤差を解消し、さらに、分析操作が煩雑にならず、演算処理が容易であるフローインジェクション分析装置およびフローインジェクション分析方法を提供すること。 - 特許庁 - Then means for inputting outputs from the data switch 401 in accordance with the input values of the respective bits of the register 400 to the OR circuit 402 and storing the arithmetic result in the memories 404 and 405 is arranged so that the exclusive OR operation is performed at high speed.
次にレジスタ４００の各ビットの入力値に対するデータスイッチ４０１からの出力を排他的論理和回路４０２に入力し、その演算結果をメモリ４０４，４０５に格納する手段をもつことにより、高速な排他的論理和演算を可能とする。 - 特許庁 - An arithmetic circuit 101 is preset by a setting operation member 111 so as to use a flash device 119, and changes control imaging sensitivity SVc by three steps higher at a value converted into the ISO system, while a main capacitor C1 (Fig. 2) of the flash device 119 is being charged.
演算回路１０１は、設定操作部材１１１によって閃光装置１１９を使用する設定がなされており、閃光装置１１９のメインコンデンサＣ１（図２）を充電中のとき、制御撮像感度ＳＶｃをＩＳＯ値換算で３段階高く変更する。 - 特許庁 - The storage part 13 stores the parameters of electromagnetic waves transmitted in imaging in the past and by executing prescribed operation in the arithmetic part 14 on the basis of such parameter information, the parameter of the electromagnetic waves to be transmitted from the RF coil 3 during imaging is calculated.
記憶部１３は、過去におこなった撮像において送信した電磁波のパラメータを記憶しており、このパラメータ情報を基に演算部１４で所定の演算をおこなうことで、撮像時においてＲＦコイル部３から送信する電磁波のパラメータを算出する。 - 特許庁 - At the time of executing the rendering of a graphic object, a graphic object under consideration is read (S812), and rendered by line units, and the dot image data of a developed line are compounded with the dot image data of the corresponding position of a frame buffer by a designated arithmetic operation (S814).
グラフィックオブジェクトのレンダリングを実行する際には、着目グラフィックオブジェクトを読み（Ｓ８１２）、それをライン単位でレンダリングして、展開したラインのドットイメージデータを、フレームバッファの対応位置のドットイメージデータと、指定された演算により合成する（Ｓ８１４）。 - 特許庁 - The arithmetic operation part solves the set boundary value problem by the application of formation and the numeric value solution using a weak form similar to the so-called finite element method, and calculates the stress distribution (S1034), and writes this calculation result in a stress distribution file (S1035).
演算部は、設定された境界値問題を、いわゆる有限要素法と同様、弱形式を用いた定式化と数値解法の適用によって解き、応力分布の計算を行い（Ｓ１０３４）、この計算結果を応力分布ファイルに書き込む（Ｓ１０３５）。 - 特許庁 - A focus arithmetic operation part 182 detects the blur degree of the image of the subject based on a signal concerning the image of the subject outputted from a reference image detecting sensor 166 and a signal concerning the image of the subject outputted from a measured image detecting sensor 168.
焦点演算部１８２が、基準像検出センサ１６６が出力する被写体の像に関する信号と、測定像検出センサ１６８が出力する被写体の像に関する信号とに基づいて、被写体の像のぼけ度合いを検出する。 - 特許庁 - To achieve reduction in logic scale and simplification of a logic to be controlled, while latency is small and an operation frequency is high, for a Euclidean arithmetic unit for dual BCH codes in which coding is performed with a multiple Galois field and a lot of word errors are corrected.
多元のガロア体で符号化され、かつ多くのワード誤りを訂正する二元ＢＣＨ符号用のユークリッド演算ユニットに対して、レイテンシが小さくかつ動作周波数が高い状態で、論理規模削減と制御する論理の簡略化を実現する。 - 特許庁 - Using the pixel data of the prediction tap extracted by a prediction tap data generating section 5 and the prediction coefficient set received from the ROM 8 to apply a prediction arithmetic operation to an output image signal of the decoder 1 can generate a signal whose noise is reduced.
予測タップデータ生成部５で抽出された予測タップの画素データと、ＲＯＭ８から供給される予測係数セットとによる予測演算を行うことによって、復号器１の出力画像信号に対して、ノイズが低減された画像信号が生成される。 - 特許庁 - While image data are written into either one of first, second, third frame memories 1, 2 and 3, image data are repetitively read two times from the remaining two memories in one vertical synchronization interval and transferred to an arithmetic unit 4, and this operation is executed with the frame memories changed sequentially.
第１,第２,第３フレームメモリ１,２,３の何れか１つに画像データを書き込む間に、残りの２つから１垂直同期期間内に２回繰り返して画像データを読み出して演算装置４に送出し、この動作を順次フレームメモリを換えて行う。 - 特許庁 - The image reading apparatus has an encoder pattern 31 formed at a predetermined position, and includes arithmetic processing means 23 and 24 for detecting an abnormal operation of the scanner motor 11 from the encoder pattern 31 read by a one-dimensional line sensor 10 as well as performing a scale factor error correction.
所定の位置にエンコーダパターン３１が設けられ、一次元ラインセンサ１０によって読み取られたエンコーダパターン３１からスキャナモータ１１の動作異常を検知すると共に、倍率誤差補正を行う演算処理手段２３、２４を備えた画像読み取り装置。 - 特許庁 - Meanwhile, at a still picture displaying operation time, the microcomputer 28 fits the still picture formed via an image memory 21 in the master screen region of the master/slave screen mask, fits a contracted dynamic picture obtained by a contraction arithmetic circuit 25 in the slave screen region, and displays the picture.
一方、静止画表示操作時では、画像メモリ２１を介して形成された静止画を、上記親子画面マスクの親画面領域内にはめ込み、かつその子画面領域内に縮小演算回路２５により得られた縮小動画をはめ込み表示する。 - 特許庁 - An arithmetic operation circuit 13 applies calculation to parallel data converted by shifting logarithmic likelihood ratio L(a'_i) in a p-stage shift register 12 by using a symbol correspondence rule of data before and after demodulation, and obtains the parallel data of the logarithmic likelihood ratio of m-bit code data after demodulation.
算術演算回路１３は、ｐ段シフトレジスタ１２で対数尤度比Ｌ(a'_i)をシフトして変換されたパラレルデータに対して、復調前後データのシンボル対応規則を用いた演算を行い、復調後のｍビット符号データの対数尤度比のパラレルデータを得る。 - 特許庁 - Further, when the reception state of the broadcasting wave signals under selection becomes lower than a prescribed level (S16), the CRC arithmetic operation is stopped for the specified data read at the time (S17), and the display of the label information under display is maintained for the display means (S18).
さらに、選択中の放送波信号の受信状態が所定レベル未満になったときに（Ｓ１６）、その時に読み込んだ特定のデータについてＣＲＣ演算を停止し（Ｓ１７）、表示手段に対して表示中のラベル情報の表示を維持する（Ｓ１８）。 - 特許庁 - A plurality of pieces of arithmetic processing are executed in parallel by mapping each different circuit in each stage of the reconfigurable circuit 12 as in this method, whereby high-speed configuration of a desired circuit associated with high-speed mapping or a high-speed logic operation can be attained.
本方式の如く、リコンフィギュラブル回路１２の各段で、それぞれ別の回路をマッピングし、複数の演算処理を並列して実行することにより、高速なマッピングに伴う高速な所期の回路の構成すなわち高速な論理動作を実現することができる。 - 特許庁 - In the file 23, when a physical address is designated with attribute data, initialization processing is made possible by adding direct expression variable definition data, and the change of the initial value/constant of the instance region is made possible by adding on-line change data during an arithmetic operation by a PLC body.
ファイル２３には、属性データで物理アドレスを指定された場合には直接表現変数定義データの追加によって初期化処理を可能にし、ＰＬＣ本体が演算実行中に、インスタンス領域の初期値／定数の変更にはオンライン変更データの追加によって変更可能にする。 - 特許庁 - An expected value image data generation part 2 generates expected value image data according to input pattern data 21, and an expected value image data compression part 3 performs irreversible arithmetic operation thereto to generate expected value image compression data smaller in size than the expected value image data for each page of a moving image.
入力パターンデータ２１に応じて、期待値画像データ生成部２により期待値画像データを生成し、期待値画像データ圧縮部３により不可逆な演算処理を行って、動画像の１ページ分ずつ、期待値画像データよりもサイズの小さい期待値画像圧縮データを生成する。 - 特許庁 - This invention provides a method or a configuration where a direct arithmetic operation is executed for a DCT coefficient of input data to produce a DCT coefficient of output data thereby eliminating the need for an IDCT processing for the input data and a re-DCT processing after the image processing conventionally conducted.
入力データのＤＣＴ係数に対して直接演算を実行して、出力データのＤＣＴ係数を生成することにより、従来行なわれていた入力データのＩＤＣＴ処理、および画像処理後の再ＤＣＴ処理を行なわない方法または構成とする。 - 特許庁 - To provide a photographing device such as a digital camera and a mobile phone incorporating a camera having a release button and photographing a still picture through the depression of the release button that can carry out still picture photographing with highly accurate exposure by decreasing the adverse effect of linearity of an imaging element on the exposure arithmetic operation.
本発明は、レリーズボタンを備え、そのレリーズボタンの押下により静止画撮影を行なう、例えばデジタルカメラやカメラ内蔵の携帯電話機等の撮影装置に関し、撮像素子のリニアリティの悪さの露出演算への影響を低減させ、高精度の露出での静止画撮影を行なう。 - 特許庁 - The encoder applies the OR arithmetic operation above to all data in a wavelet transform area being an encoding object and obtains a bit plane of a highest position among bit planes including effective bits by each block on the basis of the bit location data finally obtained.
本装置は、以上の論理和演算を、符号化対象となるウェーブレット変換領域内の全データに対して行い、最終的に得られたビット位置データに基づき、各ブロック毎に値が有効とされたビットが含まれるビットプレーンのうちの最上位のビットプレーンを求める。 - 特許庁 - A CRC provision section 10 executes arithmetic operation to generate a CRC bit at every time coding object data are received and stores data in (K-1) bits less than that of a constraint length K of a convolution code from a head of coding object data by one bit to a buffer 12.
ＣＲＣ付与部１０は、符号化対象データが入力する毎にＣＲＣビット作成のための演算を実行すると共に、符号化対象データの先頭から畳み込み符号の拘束長Ｋより１ビット少ない（Ｋ−１）ビットのデータをバッファ１２に記憶する。 - 特許庁 - In an address generating section of an arithmetic logic operation section, an address of a semiconductor memory storing a test pattern is generated based on the prescribed calculating equation, this address is sent to a shift register 32 for inputting an address, and a test pattern is written in a semiconductor memory by specifying this address.
算術論理演算部のアドレス発生部にて、テストパターンを格納すべき半導体メモリのアドレスを所定の演算式に基づいて発生させ、かかるアドレスをアドレス入力用シフトレジスタ３２に送り、このアドレスの指定により半導体メモリにテストパターンが書き込まれる。 - 特許庁 - An arithmetic circuit performs operation of the flag data stored in the flag register with a first test data stored in the data register for each cycle from the input time of the first test data to the plurality of number of cycles of the clock signal, and the data control circuit 1-2 generates test data to be written in the memory cell.
そして、演算回路は、第１テストデータの入力時からクロック信号の複数サイクル目まで各々のサイクル毎に、フラグレジスタに記憶されたフラグデータとデータレジスタに記憶された第１テストデータとの演算を行って、前記データ制御回路１−２がメモリセルに書き込むテストデータを発生する。 - 特許庁 - The arithmetic operation part holds a plurality of judgement expressions respectively set for every flashing device constituting the flashing device group, and determines whether or not the preliminary light emitting process is performed again from the result of photometry by the flash light photometry part based on the judgement expression corresponding to the flashing device to be controlled.
演算部は、閃光装置群を構成する各閃光装置毎にそれぞれ設定された複数の判定式を保持し、被制御閃光装置に対応する判定式に基づいて閃光測光部の測光結果から予備発光プロセスを再度実行するか否かを決定する。 - 特許庁 - To provide a receiver adopting the OFDM system having guard intervals that eliminates adverse effects by a correlation component of the pilot carrier and extracts only the correlation of a data carrier so as to enhance the performance of synchronization processing using a correlation arithmetic operation of the guard intervals and production of a delay profile or the like.
ガードインターバルを有するＯＦＤＭ方式において、パイロットキャリアの相関成分による悪影響を除去し、データキャリアの相関性のみを抽出することで、ガードインターバルの相関演算を用いた同期処理、遅延プロファイルの生成等の性能向上を図ること。 - 特許庁 - A time proportion output part 15 inputs a zero-cross point of an AC operation signal applied actually to the controlled system and outputs a time proportion output of an ON/OFF ratio corresponding to the addition PID arithmetic output in timing which is a phase angle of π/2 radial delay from each zero-cross point.
時間比例出力部１５は、制御対象へ実際に加える交流操作信号のゼロクロス点を入力し、各ゼロクロス点から位相角π／２ラジアン遅れたタイミングで、加算ＰＩＤ演算出力に応じたＯＮ／ＯＦＦ比の時間比例出力を出力する。 - 特許庁 - Otherwise using a torque command arithmetic unit 31, the torque bias command value τ*** is raised from zero to the specified value at the first change rate along with the operation start command for the induction motor 3, and with the stop command, the total torque command value τ* is lowered to zero with a third change rate.
あるいは誘導電動機３の運転開始指令と共に前記トルクバイアス指令値τ^*** を零から第１の変化率で所定値まで上昇させ、停止指令と共に前記合計トルク指令値τ^* を第３の変化率で零まで低下させるトルク指令演算器３１を備える。 - 特許庁 - The arithmetic processing part 110 saves the robot system operation information stored in a sub storing means 130 as a data base in a hard disk device connected to the remote management terminal 400 in accordance witch a sending sequence via the communication interface part 140 and the communication line 401.
演算処理部１１０は、この通信インターフェース部１４０と通信回線４０１を介して、副記憶手段１３０に記憶したロボットシステム稼働情報を、送信シーケンスに従って遠隔管理端末４００に接続されたハードディスク装置４１０にデータベースとして保存される。 - 特許庁 - To solve the problem of too much quantity of an arithmetic operation for estimating a motion vector although the motion vector must be estimated in the case of re-coding processing after the conversion processing of resolution is carried out to an input-information signal compressed and coded by a hybrid compression coding method.
ハイブリッド圧縮符号化方法により圧縮符号化された入力情報信号に解像度の変換処理を施した後、再符号化処理を行うときには動きベクトルを推定しなければならないが、推定のための演算量が非常に多くなってしまう。 - 特許庁 - To provide a control arithmetic unit which performs a process at high speed for making a search to determine between which pair of adjacent input parameters the current input value is located, without recourse to the number of input parameters on a data table, relating to linear interpolation operation that refers to the data table.
データテーブルを参照した線形補間演算において、データテーブルの入力パラメータ数によらず、今回の入力値が、どの隣り合う二つの入力パラメータの間に位置しているかを検索する処理を高速に行うことができる制御用演算装置を提供する。 - 特許庁 - To provide a high speed dual system controller whose control cycle is extremely short(about 10msec) for continuously using internal data under an arithmetic operation from a main system to a slave system or counter data as they are, and for smoothly switching the dual systems without causing the fluctuation of a command value in the controller.
制御サイクルが極めて短い（１０ｍｓｅｃ程度）制御装置において、主系から従系へ演算中の内部データやカウンタデータをそのまま引き継いで使用でき、これにより、制御装置内で指令値に変動がなくスムースに切り替わることができる高速二重系制御装置を提供する。 - 特許庁 - Then, the server 8 prepares comparison information to compare the traveling performance of the purchase target automobile on the traveling route calculated by executing predictive arithmetic operation with the traveling performance of the customer use vehicle 1 based on the traveling performance data of the purchase object vehicle and the traveling route information of the customer use vehicle 1.
次に、購入対象車の走行性能データと顧客使用車１の走行路情報とに基づいて、予測演算して求められた当該走行路における購入対象車の走行性能と、顧客使用車１の走行性能とを比較する比較情報を作成する。 - 特許庁 - This SIMD type parallel processor is provided with an individual constant register 210 for setting a value proper to the processor element from the outside, and an arithmetic unit 120 for performing an operation on the basis of the value proper to the processor element, which is set in the register 210, and an instruction 60 being common to processor elements.
外部からプロセッサエレメント固有の値を設定する個別定数レジスタ２１０と、個別定数レジスタ２１０に設定されたプロセッサエレメント固有の値とプロセッサエレメント共有の命令６０とに基づいて演算を行う演算器１２０とを備えるよう構成した。 - 特許庁 - For example, by using a Montgomery method for combining kP+sQ, an arithmetic operation to be simultaneously performed is repeated several times in the individual calculation of kP and sQ in the case of separately calculating duplicate points (for example, kP and sQ) by an elliptic curve scheme.
例えば、ｋＰ＋ｓＱを組み合わせるためにモンゴメリ法を用いて、楕円曲線スキームで重複点（例えばｋＰ及びｓＱ）を別々に計算するに当たり、ｋＰ及びｓＱの個別の計算において、同時に行うことができるはずの演算が数回繰り返される。 - 特許庁 - An internal memory 1B is provided to the monitor control section 1 and an internal memory 2B is provided to the monitor control section 2 to store data on the way of an arithmetic operation when processing and data of state change notice from each monitor section 3 to be controlled on the basis of a monitor control result by the CPU 1A, CPU 2A.
内部メモリ１Ｂ及び内部メモリ２Ｂは、各々監視制御部１，監視制御部２に設けられ、ＣＰＵ・１Ａ及びＣＰＵ・２Ａの行う監視制御結果に基づき、被監視制御部３からの状態変化通知のデータ及び処理中の演算途中のデータが記憶される。 - 特許庁 - To provide an automatic controller of inclination in a working vehicle, making it sufficient that an arithmetic operation load and required memory capacity are small, when a reference value of an angular velocity sensor is corrected moment by moment, and capable of necessarily and sufficiently ensuring accuracy of correction, even when reading frequency of outputs of the angular velocity sensor is small.
角速度センサの基準値を刻々と補正する際の演算負荷や必要なメモリ容量が小さく済み、しかも、角速度センサ出力の読み込み頻度が少なくても補正の精度が必要十分に確保される作業車輌における傾斜自動制御装置を提供する。 - 特許庁 - A driving part is replaced, and when a variation characteristic of a new driving part is inputted to the ETC-ECU 28, an arithmetic operation device 28a of the ECT-ECU 28 substitutes the variation characteristic of the driving part before replacement stored in the storage circuit 28b with an inputted variation characteristic.
いずれかの駆動部品が交換されて新しい駆動部品のバラツキ特性がＥＣＴ−ＥＣＵ２８に入力されると、ＥＣＴ−ＥＣＵ２８の演算装置２８ａは、記憶回路２８ｂに記憶されている交換前の駆動部品のバラツキ特性を入力されたバラツキ特性に置き換える。 - 特許庁 - When the key is set for locking, a door is locked by a door opening/closing device 14, and a first key information item input by a key reading section 2 and a fixed information item stored in a nonvolatile memory section 6 beforehand are arithmetically operated by an arithmetic operation section 8, to thereby create first and second mixed information items.
鍵を閉めた時にドア開閉装置１４によりドアをロックすると共に、鍵読取部２により入力される第１の鍵情報と予め不揮発性メモリ部６に記憶されている固定情報とを演算部８で演算して第１、第２の混合情報を作成する。 - 特許庁 - This enriched toner supply device for the wet electrophotographic printing machine equipped with a photoreceptor drum, an electrifying means, an exposure means and a developing means has a pattern area storage part, a toner cumulative consumption storage part, a toner storing amount storage part and a toner consumption arithmetic operation part.
感光体ドラム、帯電手段、露光手段、現像手段を備えて湿式電子写真印刷機の濃縮トナー補充装置とし、この濃縮トナー補充装置は、絵柄面積記憶部、トナー累積消費量記憶部、トナー収容量記憶部およびトナー消費量演算部を有する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
