「arithmetic- operation」を含む例文一覧(2389)

<前へ 1 2 3 4 5 6 7 8 9 10 11 .... 47 48 次へ>
  • To provide a division device capable of performing a high speed arithmetic operation with a simple constitution.
    構成が簡単でかつ高速演算が可能な除算装置を提供する。 - 特許庁
  • To perform a floating point product sum arithmetic operation based on IEEE754 specifications.
    IEEE754R規格に準拠した浮動小数点積和演算を行う。 - 特許庁
  • Predetermined compression processing or the like is performed after the arithmetic operation, thereby creating image data.
    演算後、所定の圧縮処理などが行われ、画像データが作成される。 - 特許庁
  • The diopter value obtained by the arithmetic operation from the photographer information is newly recorded.
    撮影者情報から演算で求められた視度値を新たに記録できる。 - 特許庁
  • The secure aggregate function system includes initialization means and coupling arithmetic operation means.
    セキュア集合関数システムは、初期化手段と結合演算手段とを備える。 - 特許庁
  • To simplify an arithmetic operation while keeping identification performance equivalent to correlation detection.
    相関検出と同等な識別性能を保ちつつ、演算を簡略化する。 - 特許庁
  • VIRTUAL COMPUTER SYSTEM, DISTRIBUTED/PARALLEL ARITHMETIC METHOD AND DISTRIBUTED/PARALLEL OPERATION PROGRAM
    仮想コンピュータシステム、分散/並列演算方法および分散/並列演算プログラム - 特許庁
  • To efficiently perform arithmetical operation of a plurality of programs different in arithmetic operating cycles.
    それぞれ演算周期が異なる複数のプログラムを効率的に演算する。 - 特許庁
  • To provide a partial coincidence/partial output cache for a computer arithmetic operation.
    コンピュータ算術演算のための部分一致部分出力キャッシュを提供する。 - 特許庁
  • The arithmetic control part 54 performs an operation with an operation condition temporarily different from a present operation condition set in an operation condition setting part 52.
    演算制御部54は、運転条件設定部52に設定されている現在の運転条件と異なる運転条件による運転を一時的に行なう。 - 特許庁
  • An arithmetic execution unit 106 performs the arithmetic operation of the vertexes according to the microcodes 112 selected by the instruction determination unit 102.
    演算実行ユニット106は、命令判断ユニット102で選択したマイクロコード112に従って、頂点の演算を行う。 - 特許庁
  • A product sum arithmetic section 91 applies product sum arithmetic operation to signals from a null detection section 8 for a plurality of periods to detect a null symbol.
    積和演算部91はヌル検波部8からの信号を複数周期分について積和演算し、ヌルシンボルを検出する。 - 特許庁
  • The arithmetic logic becomes accessible to the task description block based on the point in the queue and executes a corresponding arithmetic operation.
    すると、演算ロジックは、待ち行列内のポインタに基づいてタスク記述ブロックにアクセス可能となり、対応する演算を実行する。 - 特許庁
  • Furthermore, when encryption processing is not executed, the arithmetic processing unit executes ordinary arithmetic processing in the redundant operation circuit group.
    また、演算処理装置は、暗号化処理を実施しない場合に、冗長演算器回路群で通常の演算処理を実施する。 - 特許庁
  • A hash arithmetic section 13 performs hash arithmetic operation on the basis of the hash parameter to calculate a hash value corresponding to a received packet.
    ハッシュ演算部13は、ハッシュパラメータにもとづき、ハッシュ演算を施して、入力パケットに対応するハッシュ値を算出する。 - 特許庁
  • An arithmetic circuit 50 forms a focal error signal FE and a tracking error signal TE by performing arithmetic operation of the electric signals (a) to (f).
    演算回路50は、電気信号a〜fを演算処理し、フォーカスエラー信号FEとトラッキングエラー信号TEとを生成する。 - 特許庁
  • A conjugate arithmetic unit 16 applies conjugate arithmetic operation to the signal resulting from detecting the output signal of the second inverse spread unit.
    共役演算器16は、第2の逆拡散器の出力信号が検波された後の信号に共役演算を施す。 - 特許庁
  • Arithmetic processing based on waveform data and sound parameters is started by the operation start signal, and arithmetic processing result data is held when prescribed arithmetic processing is terminated, and the arithmetic processing result data is outputted synchronously with the period signal.
    波形データと音パラメータとに基づく演算処理を、演算開始信号により開始し、所定の演算処理が終了したときに演算処理結果データを保持し、周期信号と同期して出力する。 - 特許庁
  • When an input key is an arithmetic key or '=' key and not pressed for the 1st time, operation based upon numerals and arithmetic keys read out of a numeral array and an arithmetic key array is performed to obtain the arithmetic result.
    入力キーが演算キーまたは=キーであり、最初の演算キーの押下でない場合、数値用配列と演算キー用配列から読み出した数値および演算キーによる演算を実行して演算結果を得る。 - 特許庁
  • When the arithmetic operation of the forward probability α and the arithmetic operation of the combined probability λ are conducted up to the end of the trellis, the arithmetic operation of the forward probability αis conducted from the head of the trellis to the middle of the trellis and the combined probability λ is calculated.
    そして、前方確率αの演算と結合確率λの演算がトレリスの終端まで行われると、トレリスの先端からトレリスの中間まで、前方確率αの演算を行うとともに結合確率λの演算を行う。 - 特許庁
  • A CPU 11 of an ECU 10 records arithmetic operation data in a temporary recording area 21 by performing the arithmetic operation based on a detecting result by various sensors 31 to 39 detecting various states in a vehicle in various arithmetic operation processing.
    ECU10のCPU11は、各種演算処理にて、当該車両における各種状態を検出する各種センサ31〜39による検出結果に基づく演算を実施し、この演算データを一時記録領域21に記録させる。 - 特許庁
  • To prevent abnormal arithmetic operation and output processing due to an unreliable signal at the time of executing the arithmetic operation of a plurality of plant state signals by an arithmetic unit, and monitoring/ controlling those plants according to those processed output signals.
    複数のプラント状態信号を演算ユニットによって演算し、その複数の処理出力信号でプラントの監視/制御を行うものにおいて、不信頼の信号による異常な演算、出力処理を回避する。 - 特許庁
  • The speed command producing part 33 has an F/F gain change arithmetic operation part 50 to compute the F/F gain Kff in compliance with the steering speed ωs, while the F/F arithmetic operation part 36 executes the feedforward control operation on the basis of the F/F gain Kff emitted from the F/F gain change arithmetic operation part 50.
    また、速度指令生成部33は、操舵速度ωsに応じたF/FゲインKffを演算するF/Fゲイン可変演算部50を有しており、F/F演算部36は、このF/Fゲイン可変演算部50の出力するF/FゲインKffに基づいてフィードフォワード制御演算を実行する。 - 特許庁
  • The operation section 22 of an automatic focus detecting apparatus 20 performs arithmetic operation for this signal to obtain a digital sensor output.
    この信号を自動焦点検出装置20の演算部22で演算し、ディジタルのセンサ出力を求める。 - 特許庁
  • The control unit 9 stops reading operation and stops shading operation by a shading arithmetic circuit 8.
    制御部9は読み取り動作を停止させると共に、シェーディング演算回路8のシェーディング演算を停止させる。 - 特許庁
  • The arithmetic operation part B is equipped with a data storage means 8 for storing data of the amount of displacement, and an arithmetic operation means 9 for obtaining the amount of unevenness for each scanning position.
    演算処理部Bでは、変位量のデータを記憶させるデータ記憶手段8と、各走査位置毎の凹凸量を求める演算処理手段9とを備える。 - 特許庁
  • Various kinds of arithmetic operation such as the arithmetic operation of lens driving amount are performed based on outputted data from the device 28 and the zoom position of the photographic optical system in the CPU 25.
    上記CPU25で測距装置28の出力データ及び上記撮影光学系のズーム位置に基いてレンズ駆動量演算等の各種演算が行われる。 - 特許庁
  • In the arithmetic unit, an arithmetic operation with a register designated by the instruction is performed, and the result is recorded in the register in a register file 104 as the result of the memory referring operation.
    演算器では、命令で指定されたレジスタとの演算が行われ、その結果がメモリ参照動作の結果としてレジスタファイル104内のレジスタに記録される。 - 特許庁
  • To provide an arithmetic unit capable of carrying out data flow type operation with a high degree of freedom in response to application, and capable of realizing high speed arithmetic operation.
    用途に応じて高い自由度をもってデータフロー型の演算を行うことが可能で、高速な演算処理を実現することが可能な演算装置を提供する。 - 特許庁
  • A FIFO type buffer 101 inputs and stores the information of vertexes as the object of an arithmetic operation and an instruction sequence index 107 for identifying the content of the arithmetic operation.
    FIFO型バッファ101は、演算の対象である頂点の情報と、演算の内容を識別する命令シーケンスインデクス107とを入力して記憶する。 - 特許庁
  • Then this ring buffer configuration executes forward processing (α arithmetic operation) and backward processing (β arithmetic operation) and realizes a circuit, that sequentially extracts a soft output decoding result.
    そして、このリングバッファ構成によりフォワード処理(α演算)、バックワード処理(β演算)を実行し、逐次的に、軟出力復号結果を抽出していく回路を実現する。 - 特許庁
  • The correction instruction unit outputs a correction instruction signal when the absolute value of either an arithmetic operation result A or an arithmetic operation result B exceeds the amount of allowable drop.
    補正指示部は、演算結果Aおよび演算結果Bのうち、いずれか一方の絶対値が許容低下量を超えた場合には、補正指示信号を出力する。 - 特許庁
  • A convolution coder 201 for external codes applies convolution arithmetic operation to received data at a coding rate of 2/3 and outputs the result of the arithmetic operation to an interleaver 202.
    外符号を行う畳み込み符号化器201は、入力されるデータに対して、符号化率が2/3の畳み込み演算を行い、演算結果をインタリーバ202に出力する。 - 特許庁
  • An arithmetic operation part 32 determines correction gain Gain for correcting this by multiplying the tΔNet by an arithmetic operation of Gain=Ne/(Nt+tΔNet) from an engine speed Ne, a turbine rotating speed Nt and the tΔNet.
    演算部32は上記のtΔNetに乗じてこれを補正するための補正ゲインGainを、エンジン回転数Ne、タービン回転数Nt、およびtΔNetからGain=Ne/(Nt+tΔNet)の演算により求める。 - 特許庁
  • A hot queue or a cool queue is provided to the selected arithmetic operation, and the arithmetic operation can be selected from the proper queue so that the heat threshold cannot be exceeded by the processing component 102.
    ホットキューまたはクールキューは、選択された演算に提供され、処理コンポーネント102は、熱閾値を越えないように、適当なキューから演算を選択することができる。 - 特許庁
  • To realize arithmetic in a processing time equal to the processing time of the read operation of a RAM(random access memory) by repeating bit arithmetic, without changing data stored at the time of read operation.
    リード動作時に記憶しているデータを変更せず、繰り返しビット演算を可能にし、RAMのリード動作の処理時間と同等の処理時間での演算を可能にする。 - 特許庁
  • To describe the OR arithmetic operation or AND arithmetic operation of a plurality of bit data by one instruction, to sharply reduce the number of steps, and to increase a processing speed for development to a program memory.
    複数のビットデータのOR演算またはAND演算が1つの命令で記述でき、プログラムメモリへの展開にステップ数を大幅に削減でき、処理スピードを上げる。 - 特許庁
  • To perform arithmetic operation at high speed by reducing the size of an exponent part by simultaneously performing the arithmetic operation being the factor of expansion of the exponent part in an exclusive key sharing method.
    排他的鍵共有法において、指数部の拡大の原因となる演算をまとめて行うことにより、指数部の大きさを縮小して高速に演算を行う。 - 特許庁
  • The unit 1 for measuring the concentration of oxygen has an arithmetic part 32 and an operation part 33.
    酸素濃度測定ユニット1は、演算部32及び操作部33を有している。 - 特許庁
  • To provide a prediction device having high processing performance while decreasing the number of arithmetic operation steps.
    演算ステップ数を抑制して、高い処理性能の予測装置を提供する。 - 特許庁
  • The DC offset components are removed by an arithmetic operation with subtractors 142a and 142b.
    このDCオフセット成分を減算器142a,142bにより演算で除去する。 - 特許庁
  • To provide a technology for conveniently performing the output arithmetic operation of an image.
    画像の出力演算を手軽に実行することができる技術を提供する。 - 特許庁
  • A pulse is generated by a logic arithmetic operation between the control signal and the voltage of the node N0.
    パルスは制御信号とノード(N0)電圧の論理演算により発生される。 - 特許庁
  • To provide a processor for simultaneously performing an arithmetic operation and data transfer.
    演算とデータ転送とを同時に行なうことが可能なプロセッサを提供すること。 - 特許庁
  • An SIMD arithmetic processing unit includes two unit processor operation blocks X, Y.
    SIMD演算処理装置は、2つの単位プロセッサ演算ブロックX,Yを備える。 - 特許庁
  • The digital filter which performs digital integration performs arithmetic operation in figure 2 shown in a hardware manner.
    デジタル積分を行うデジタルフィルタは、ハードウェア的に示した図2の演算を行う。 - 特許庁
  • The CPU 100b accurately carries out a temperature correction arithmetic operation on the basis of the sensed temperature.
    この温度を基にCPU100bで正確な温度補正演算を行なう。 - 特許庁
  • METHOD FOR CONTROLLING OPERATION OF MICROPROCESSOR, ARITHMETIC PROCESSOR, AS WELL AS PROCESSOR, PROGRAM
    マイクロプロセッサの動作制御方法および演算処理装置ならびにプロセッサ、プログラム - 特許庁
  • Thus, the arithmetic processing circuit can be reset and normal operation can be restored.
    よって、演算処理回路をリセットでき、正常な動作を回復させることができる。 - 特許庁
  • ARITHMETIC PROCESSOR AND IMAGE PROCESSING APPARATUS USING THE SAME, AND OPERATION PROCESSING METHOD
    演算処理装置及びそれを用いた画像処理装置、並びに演算処理方法 - 特許庁
<前へ 1 2 3 4 5 6 7 8 9 10 11 .... 47 48 次へ>

例文データの著作権について

  • 特許庁
    Copyright © Japan Patent office. All Rights Reserved.