「array in」を含む例文一覧(12054)

＜前へ 1 2 .... 51 52 53 54 55 56 57 58 59 .... 241 242 次へ＞
  • A recessed groove part 12 is formed in the position of 1 mm inside from the outer periphery 10A of a multi-lens array 10.
    マルチレンズアレイ１０の外周端縁１０Ａから１ｍｍ内側の位置に凹状の溝部１２を形成する。 - 特許庁
  • Fe NANO-STRUCTURE FORMED IN ALIGNMENT ON ALUMINUM NANO-CLUSTER ARRAY ON SURFACE OF Si(111)-7×7
    Ｓｉ（１１１）−７×７表面のアルミニウムナノクラスターアレー上に整列して形成されたＦｅナノ構造体 - 特許庁
  • To provide an electrode sensor array device applied to a diagnosis and being useful in, for example, monitoring a mother body and a fetus.
    診断適用、例えば、母体および胎児モニタリングにおいて有用な電極センサーアレイ装置を提供する。 - 特許庁
  • An image sensor including a substrate, at least one metal layer (474), and a plurality of pixels (432) arranged in an array (30).
    基板、少なくとも１つの金属層(474)、及び、アレイ(30)を成すように構成された複数の画素(432)を含む画像センサ。 - 特許庁
  • Dummy cells are arranged between the row decoder and the memory cell array in the column direction and dummy bit lines are connected to dummy cells.
    ローデコーダとメモリセルアレイ間にはダミーセルが列方向に配列され、ダミーセルにはダミービット線が接続されている。 - 特許庁
  • The pixel array shares signal levels of respective color light at every pixel cell 21 to detect the levels in accordance with color arrangement.
    画素アレイは、色配列に従って、各色光の信号レベルを画素セル２１ごとに分担して検出する。 - 特許庁
  • In one embodiment, a multi gigabit transfer (MGT) port of a field programmable gate array is locked on an external clock.
    一実施形態では、フィールドプログラマブル・ゲート・アレイのマルチギガビット・トランスファー（ＭＧＴ）ポートが、外部クロックにロックされる。 - 特許庁
  • A selection gate included in the sense amplifier zone is turned on to selectively couple the memory array to the sense amplifier zone.
    センスアンプ帯に含まれる選択ゲートがオンすることにより、メモリアレイとセンスアンプ帯とが選択的に結合される。 - 特許庁
  • The burst sequence may be configured to identify a plurality of locations for storing data in the memory array.
    該バーストシーケンスは、該メモリアレーにデータを記憶するための複数の位置を識別するように形成することができる。 - 特許庁
  • The Dummy BL and the Dummy/BL have wiring widths equal to bit lines in the memory cell array MCA.
    ＤｕｍｍｙＢＬとＤｕｍｍｙ／ＢＬとは、メモリセルアレイＭＣＡ内のビット線と同等の配線幅を有する。 - 特許庁
  • The common mode choke coil array 1 is formed by stacking first and second common mode choke coils 3 and 17 in the thickness direction.
    コモンモードチョークコイルアレイ１は、第１，第２のコモンモードチョークコイル３，１７を厚さ方向に積み重ねて形成する。 - 特許庁
  • The input/output circuit band 13 inputs and outputs selectively data in/from the memory cell array 11 and the memory cell 12.
    入出力回路帯１３は、メモリセルアレイ１１とメモリセルアレイ１２とに選択的にデータを入出力する。 - 特許庁
  • Only when a preceding row also in an array is made SELECTION or ENABLE, PRS of a specific row is made ASSERT or ENABLE.
    特定の行のPRSは、アレイ内の前行も選択またはイネーブルになった場合にのみ、アサートまたはイネーブルになる。 - 特許庁
  • An emitter array (80) generates an electron beam and in addition, has a plurality of emitter elements (81) arranged inside the housing (50).
    エミッタアレイ（８０）は、電子ビームを発生し、またハウジング（５０）内部に配置された複数エミッタ素子（８１）を有する。 - 特許庁
  • In this FeSi_2 dot array structure, the dots containing β-FeSi_2 crystal or amorphous FeSi_2 are provided homogeneously on the surface of a substrate.
    β-FeSi_2結晶又はFeSi_2アモルファスをを含有するドットが基板表面に均質に設けられたFeSi_2ドットアレイ構造体。 - 特許庁
  • To provide an array waveguide type diffraction grating wherein a light transmission central wavelength does not depend on an environmental temperature in use.
    光透過中心波長が使用環境温度に依存しないアレイ導波路型回折格子を提供する。 - 特許庁
  • To obtain an array waveguide grating in which a low adjacent channel cross talk level and a high diffraction efficiency are simultaneously realized.
    低い隣接チャネルクロストークレベルと高い回折効率を同時に実現できるアレイ導波路格子を実現する。 - 特許庁
  • METHOD FOR PROVIDING ORGANIC PERPENDICULAR CAVITY RESONATOR LASER ARRAY WITH ETCHED REGION IN DIELECTRIC LAMINATE
    誘電体積層体におけるエッチングされた領域を有機垂直空洞共振器レーザーアレイに提供する方法 - 特許庁
  • In the concrete, through the use of the signal intensity from the detector array, the positions of collimator cams (120A, 120B) are fixed.
    具体的には、検出器アレイからの信号強度を用いて、コリメータ・カム（１２０Ａ、１２０Ｂ）の位置を決定する。 - 特許庁
  • An addressing circuit (250) operates to address one or more memory element in a crosspoint memory array (25).
    アドレス指定回路(250)は、クロスポイントメモリアレイ(25)内の１つ以上のメモリ素子をアドレス指定するよう動作可能である。 - 特許庁
  • Plural optical fiber ribbons are stacked in an array form and are arranged within a tube existing at the center of the cable.
    複数の光ファイバリボンは、アレイ状に積み重ねられ、ケーブルの中心に位置するチューブ内に配置される。 - 特許庁
  • The cell gap is formed in a circumference area A_2 between the array substrate 11 and the facing substrate 12 by the circumference supporting material 46.
    周辺エリア支持材46でアレイ基板11および対向基板12間の周辺エリアＡ_２にセルギャップを形成する。 - 特許庁
  • The scintillator module includes a scintillator array which has a plurality of scintillators 57 aligned in parallel with each other.
    シンチレータ・モジュールは、互いに対して平行に整列した複数のシンチレータ５７を有するシンチレータ・アレイを含む。 - 特許庁
  • The detector array (13) is positioned in spaced-apart relation to the light source and includes at least one detector set (14).
    検出器アレイ(13)は、光源に対して間隔をおいて配置され、少なくとも１つの検出器セット(14)を含む。 - 特許庁
  • In the plurality of ultrasonic oscillation elements E constituting the array sensor S, pitches get large toward a fixed direction.
    アレイセンサＳを構成する複数の超音波発振素子Ｅは、一定方向に向かって、ピッチが大きくなっている。 - 特許庁
  • To obtain a multilayer inductor array in which variation of inductance or DC resistance of a plurality of incorporated inductors is suppressed.
    内蔵された複数のインダクタのインダクタンス値や直流抵抗値のばらつきが小さい積層インダクタアレイを得る。 - 特許庁
  • This wavelength selective optical switch device polarizes optical beams in different directions for every wavelength of incident light using the multilevel optical phased array.
    マルチレベルの光フェーズドアレイを用いて入射光の波長毎に異なる方向に光ビームを偏光させる。 - 特許庁
  • The first subarray of micro mirrors in the micromirror array (314) is operative between the first and second positions.
    マイクロミラー・アレイ（３１４）におけるマイクロミラーの第１のサブアレイは、第１および第２の位置間で動作可能である。 - 特許庁
  • The photodetector array is arranged in such a way that its row direction as its transfer direction becomes parallel to the line pattern light.
    受光素子アレイは、その転送方向たる行方向が、ラインパターン光に平行になるように配置される。 - 特許庁
  • In the terminal MS, an antenna control circuit 102 controls the directivity of a phased array antenna on the basis of the parameter θ.
    端末ＭＳでは、アンテナ制御回路１０２がパラメータθに基づきフェーズドアレイアンテナの指向性を制御する。 - 特許庁
  • However, in "Kyogyoshinsho," Shinran provides a detailed explanations with citations not only from Buddhist scriptures, but also from a vast array of books.
    それに対して、『教行信証』は仏典だけでなく多くの典籍を引用することで詳説されている。 - Wikipedia日英京都関連文書対訳コーパス
  • Be able to determine which stack operations in an array implementation are constant, linear, or quadratic time.
    ある配列の実装において、どのスタック操作が一定、線形あるいは２次時間なのかを決定できること。 - コンピューター用語辞典
  • Its first parameter is an associative array in which keys are names of columns to be updated, and values are new data values.
    最初のパラメータは連装配列で、更新するカラム名がキー、更新する値が連装配列の値となります。 - PEAR
  • Each of these methods takes one parameter, which is an associative array of data in which keys are column names.
    これらのメソッドにはひとつのパラメータを指定します。 このパラメータに渡すのは、カラム名がキーとなる連想配列です。 - PEAR
  • This is an associative array of form, or dynamic elements names (or id's) which will be merged with the one defined in the template.
    フォーム、または dynamic が指定された要素の name 属性 (または id 属性)で、テンプレート内の定義された部分とマージされる。 - PEAR
  • The trace is available as an array, or can be displayed or written in a file.
    配列形式でトレースすることもできますし、画面に出力したりファイルに書き出したりすることもできます。 - PEAR
  • Output signal contacts from corner parts of the respective photodiodes 32 of the array 30 are grouped in common for read-out.
    アレイ３０の各フォトダイオード３２の隅部からの出力信号接点を読出しのために共通にグループ化する。 - 特許庁
  • To obtain a method of forming an array with high compression efficiency of the data size in the conversion process of the mask pattern of an LSI.
    ＬＳＩのマスクパターンの変換処理におけるデータサイズの圧縮効率の良いアレイ化方法の実現。 - 特許庁
  • A memory circuit includes a memory array and a memory control circuit, and write-in and read-out of memory information are performed.
    メモリ回路は、メモリアレイとメモリ制御回路とを有して記憶情報の書き込みと読み出しが行われる。 - 特許庁
  • A transmission wave is transmitted from each of elements array-like arranged, and a reflected wave thereof in the obstacle is received by the each element.
    アレイ状に配置された素子から送信波を送信し、障害物での反射波を各素子で受信する。 - 特許庁
  • To perform, easily and in a short time, development of kinds of devices of a memory array having complex partition constitution by cut-down.
    複雑なパーティション構成を有するメモリアレイのカットダウンによる機種展開を容易に且つ短時間に行う。 - 特許庁
  • TRANSMISSION ANTENNA ARRAY CONTROL EQUIPMENT FOR HIGH-SPEED PHYSICAL DOWNLINK SHARED CHANNEL IN MOBILE COMMUNICATION SYSTEM, AND METHOD THEREFOR
    移動通信システムにおける高速物理下向き共有チャンネルの伝送アンテナアレイ制御装置及び方法 - 特許庁
  • The correction data on each LED of an LED array 21 are stored in a nonvolatile memory 22 of the LED print head 2.
    ＬＥＤアレイ２１の各ＬＥＤの補正データをＬＥＤプリントヘッド２の不揮発性メモリ２２に保存する。 - 特許庁
  • Before a recording sheet 10 is fed, the platen roller 21 is brought into pressure contact with the heating element array 23 in a thermal head 20.
    記録紙１０を給紙する前に、プラテンローラ２１をサーマルヘッド２０の発熱素子アレイ２３に圧接させる。 - 特許庁
  • To provide a driver for an LED array module improved in a function when the module is used as back-light for an LCD.
    ＬＣＤのバックライトに使用した際の機能を向上させたＬＥＤアレイモジュールのドライバを提供する。 - 特許庁
  • Consequently, a cell in a shape corresponding to the specified pixel array is generated to suppress partiality of dots.
    こうすることによって、所定の画素配列に応じた形状のセルが生成され、ドットの偏りを抑制する。 - 特許庁
  • To provide a radar system capable of restraining a grating lobe, while reducing the number of elements in a receiving array antenna.
    受信アレーアンテナの素子数を減少させながら、グレーティングローブを抑圧することができるレーダ装置を得る。 - 特許庁
  • The variable dispersion compensator 41 includes an array waveguide grating 11 provided with an array waveguide 4 comprising a plurality of juxtaposed channel waveguides 4a having length different in a preset value to each other, and a phase distribution imparting part 7 to impart a setting phase distribution for generating wavelength dispersion to the array waveguide 4 of the array waveguide grating 11.
    可変分散補償器４１は、互いに設定量異なる長さの複数並設されたチャネル導波路４ａから成るアレイ導波路４を備えたアレイ導波路回折格子１１と、アレイ導波路回折格子１１のアレイ導波路４に波長分散発生用の設定位相分布を与える位相分布付与部７とを設けて形成する。 - 特許庁
  • An area array package is inserted into a reflow-soldering unit in a state of being pinched by a pair of area array package ejectors 3 with a force for lifting the area array package from a printed wiring board applied and is heated to melt solder and then heating is stopped to lower temperature until the temperature is below the solidifying point, whereby the area array package is separated from the printed wiring board.
    エリアアレイパッケージを一対のエリアアレイパッケージエジェクタで挟持し、プリント配線板からエリアアレイパッケージが浮き上がる力を作用させた状態でリフローはんだ付け装置に投入・加熱してはんだが溶解した後、加熱を停止し、温度がはんだ凝固点以下になるまで待てば、エリアアレイパッケージがプリント配線板から取り外されている。 - 特許庁
  • The D/A converter circuit includes: a capacitor array section 41 having a plurality of capacitors connected at one end to an output node; a switch array section 51 having a plurality of switch elements connected to the other ends of the plurality of capacitors of the capacitor array section 41 and switch-controlled in response to input digital data; and a control circuit 20 for switch-controlling the switch array section 51.
    Ｄ／Ａ変換回路は、出力ノードに一端が接続される複数のキャパシターを有するキャパシターアレイ部４１と、キャパシターアレイ部４１の複数のキャパシターの他端に接続され入力デジタルデータに応じてスイッチ制御される複数のスイッチ素子を有するスイッチアレイ部５１と、スイッチアレイ部５１のスイッチ制御を行う制御回路２０を含む。 - 特許庁
＜前へ 1 2 .... 51 52 53 54 55 56 57 58 59 .... 241 242 次へ＞

例文データの著作権について