「array operation」を含む例文一覧(747)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 14 15 次へ＞- The NVM device 110 includes a non-volatile memory cell array and a writing state machine 115 for monitoring a pass signal of the immediately preceding program operation in a standby state.
ＮＶＭデバイス１１０は、不揮発性メモリ・セルのアレイと直前の待ち状態のプログラム動作のパスをモニタするための書込み状態マシン１１５とを備える。 - 特許庁 - Heat emission in operation is efficiently carried out as compared with the case in which a stress relaxing material is interposed between the heat sink 10 and the semiconductor laser array 11.
ヒートシンク１０と半導体レーザアレイ１１との間に応力緩和材などを介在させる場合に比べ、動作時における排熱が効率的に行われる。 - 特許庁 - A solid state imaging element 100 comprises a pixel array portion 1, a test voltage applying portion 2, a reference voltage producing circuit 9, and an operation point control portion 8.
固体撮像素子１００は、画素アレイ部１と、テスト電圧印加部２と、参照電圧生成回路９と、動作点制御部８とを備える構成とする。 - 特許庁 - To provide a ceiling suspension type X-ray tube holder which enables the alteration of the array, the function and the number of operation switches to match the needs of the user.
操作スイッチの配列、機能、数量をユーザーの必要性に対応して変更することができる天井懸垂式Ｘ線管保持装置を提供する。 - 特許庁 - The first and the second bit lines are pre-charged to a power supply voltage for array via a sense amplifier before/after a read, write or refresh operation.
前記第１及び第２ビットラインは読み出し／書き込み／リフレッシュ動作が実行される前後に感知増幅器を通じてアレイ用電源電圧にプリチャージされる。 - 特許庁 - To validly avoid stopping of an operation due to the deviation from an operating temperature guarantee range in a processor using a gate array capable of reconfiguring an internal logic circuit.
内部論理回路を再構成可能なゲートアレイを用いた処理装置において、動作温度保証範囲の逸脱による動作の停止を有効に回避する。 - 特許庁 - To provide an ultrasonography apparatus which has an improvement in efficiency of input operations about the number, an array, configuration, dimensions, and positions of switches of an operation panel.
操作パネルのスイッチ類の個数、配列、形状、大きさ、位置などに関する入力操作効率を向上した超音波診断装置を提供する。 - 特許庁 - To secure stability of refresh-operation in a semiconductor memory device provided with a memory cell array including a plurality of memory cells arranged in a matrix state.
行列状に配置される複数のメモリセルを含むメモリセルアレイを備える半導体記憶装置において、リフレッシュ動作の安定性を確保する。 - 特許庁 - The same processing is carried out to the array of pixel data in a horizontal direction (S22 to S26) and logical operation is performed to the two result of the threshold determination (S31).
横方向の画素データの配列に対しても同じ処理を行い（Ｓ２２〜Ｓ２６）、２つの閾値判定結果に対して論理演算を行う（Ｓ３１）。 - 特許庁 - A dummy region having a dummy bit line set to a prescribed voltage at least in the operation of the memory cell array is formed between memory regions.
メモリ領域の間には、少なくともメモリセルアレイの動作時に所定の電圧に設定されるダミービット線を有するダミー領域が形成されている。 - 特許庁 - To execute a smoothing operation by controlling the forming of primary and secondary latent images in one pixel in terms of an image forming apparatus using a face light emission laser array.
面発光レーザアレイを用いた画像形成装置においても、１画素中の主副の潜像形成を制御することで、スムージング処理を可能とする。 - 特許庁 - The array antenna receiving device generates a reference signal by the operation of a reference signal generator 123 only when the power level of the received signal captured by the antenna unit 111 is low.
アンテナ部１１１に捕捉される受信信号の電力レベルが低いときに限り、基準信号発生部１２３が作動し、基準信号が生成される。 - 特許庁 - A control circuit (200) is connected to an internal bus (180), controls operation of the array type processor unit (300) and transmits/receives the data via the internal bus (180).
制御回路（２００）は、内部バス（１８０）に接続され、アレイ型プロセッサ部（３００）の動作を制御し、内部バス（１８０）を介してデータを授受する。 - 特許庁 - The multilevel array is used for storing high density data, in which read speed is not essential such as storing an operation code of a system, including a memory device.
マルチレベルアレイは、例えばメモリデバイスを含むシステムの動作コードの記憶のような読出しスピードが重要ではない高密度データの記憶に使われる。 - 特許庁 - To enable a replacing operation to be improved in electrical safety when solar cells are additionally connected in series to a solar cell series so as to form a solar cell array.
太陽電池直列体に新たに太陽電池を直列接続して太陽電池アレイを形成する際の電気安全性を向上せしめる。 - 特許庁 - To provide a surface-emitting-type semiconductor laser element and a surface-emitting-type semiconductor laser array, where heart generation of the element and the increase in an operation voltage have been suppressed.
素子の発熱や動作電圧の上昇が抑制された面発光型半導体レーザ素子及び面発光型半導体レーザアレイを提供する。 - 特許庁 - To provide a manufacturing method which yields a very abrupt roll-off during the operation of an acoustic resonator array and a transmission and reception switch obtained as a result.
音響共振器アレイの動作時に非常に急峻なロールオフをもたらす製造方法ならびにその結果得られる送受切換器を提供する。 - 特許庁 - After data has been written in a memory cell array according to an internal address signal, in read-out operation, read-out data from each memory cell is compared with expected value data.
内部アドレス信号に応じて、メモリセルアレイにデータの書込みを行なった後、読出動作において、各メモリセルからの読出データと期待値データの比較を行なう。 - 特許庁 - The resistive cross point memory cell array (12) permits high-density manufacture and high-speed operation by using the isolation diodes (28) having practical dimensions and current density characteristic.
抵抗性交点メモリセルアレイ(12)は、実用的な寸法と電流密度特性を有する分離ダイオート゛(28)により高密度の製造と高速動作が可能になる。 - 特許庁 - To maintain an ambient temperature of an LED element positioned at the center part of an array direction within an operation guarantee range without inviting cost increase and device enlargement.
コストの上昇、装置の大型化を招くことなく配列方向の中央部に位置するＬＥＤ素子の周辺温度を動作保証範囲内に維持する。 - 特許庁 - To provide a logic-FeRAM cell array mixed LSI semiconductor device which has satisfactory capacitor and transistor characteristics, while exhibiting an operation characteristics with high reliability.
良好なキャパシタ特性及びトランジスタ特性を備え、信頼性の高い動作特性を示すロジック・ＦｅＲＡＭセルアレイ混載ＬＳＩ半導体装置を提供する。 - 特許庁 - Subsequent to the program operation, sector's data is read from the flash array into the first data register, and compared with the target data stored in the second register.
プログラム動作に後続して、セクタのデータがフラッシュアレイから読出され、第１のデータレジスタの中へ入れられ、第２のレジスタに記憶されたターゲットデータと比較される。 - 特許庁 - To enable division of one RAID group to a plurality of RAID groups during operation of a disk array device by adding a parity disk.
パリティディスクを追加することにより、ディスクアレイ装置の運用中に、ひとつのＲＡＩＤグループを複数のＲＡＩＤグループに分割できるようにすること。 - 特許庁 - A micro temperature sensor 8, a micro pressure sensor 9 and a gas analyzer 10 control operation of the micro pump array 5 through a mounted microcomputer 11.
マイクロ温度センサ８、マイクロ圧力センサ９およびガス分析器１０は、搭載されたマイクロコンピュータ１１を介してマイクロポンプアレイ５の動作を制御可能である。 - 特許庁 - To realize quick operation and power conservation, without the enlarging layout of a semiconductor memory device having a memory cell array of a large capacity.
大容量のメモリセルアレイを持つ半導体記憶装置において、レイアウトサイズを大きくすることなく、動作の高速化と消費電力の低減とを実現する。 - 特許庁 - METHOD FOR PERFORMING ACCESS OPERATION IN SYNCHRONOUS DYNAMIC RANDOM ACCESS MEMORY ARRAY AND INTEGRATED CIRCUIT DEVICE INCLUDING CIRCUIT FOR CONTROLLING COLUMN SELECTING SIGNAL
同期型ダイナミックランダムアクセスメモリアレイにおいてアクセス動作を実行するための方法およびコラム選択信号を制御するための回路を含む集積回路素子 - 特許庁 - A data control circuit holds, in a reading operation, data read from the corresponding memory cell array for each subcycle and outputs the data to the data terminal in the same timing.
データ制御回路は、読み出し動作において、サブサイクル毎に対応するメモリセルアレイから読み出されるデータを保持し、データ端子に同じタイミングで出力する。 - 特許庁 - The method includes the operation of forming a gain map image (56) comprising the gain coefficient of one, two or more pixels (20) of the detector array (18).
方法は、検出器アレイ（１８）の１又は複数のピクセル（２０）のゲイン係数で構成されているゲイン・マップ画像（５６）を形成する動作を含んでいる。 - 特許庁 - To provide a wireless terminal the reception performance of which is not deteriorated even when being connected to an adaptive array base station and to provide its reception operation control program.
アダプティブアレイ基地局と接続したときでも受信性能が劣化することのない無線端末装置およびその受信動作制御プログラムを提供する。 - 特許庁 - Filter arithmetic parts 2a and 2b receives a couple of voice data arrays and perform filter operation, by using the filter coefficient array selected by the selection parts 5a and 5b.
フィルタ演算部２ａ，２ｂは、一対の音声データ列を受け、フィルタ係数列選択部５ａ，５ｂが選択したフィルタ係数列を用いてフィルタ演算を行う。 - 特許庁 - The semiconductor device includes: a cell array 4 for a CAM (Contents Addressable Memory ) for storing operation setting information of the semiconductor device 1; a controller 8 for controlling reading from and writing to the cell array for a CAM; a row decoder 5; and column decoders 6, and the device has a constitution to assign different row addresses for every function block which have different operation setting information.
本発明の半導体装置は、半導体装置１の動作設定情報を記憶するＣＡＭ用セルアレイ４と、ＣＡＭ用セルアレイの読出しと書込みを制御するコントローラ８、ローデコーダ５、コラムデコーダ６を有し、動作設定情報の異なる機能ブロックごとに異なるローアドレスを割り付ける構成を備えている。 - 特許庁 - The input-output circuits are constituted for receiving respective data bits written in the memory cell array from the respective data input-output pins during writing operation, and are constituted for providing the respective data bits read from the memory cell array to the respective data input-output pins during reading operation.
入出力回路は、書き込み動作の間に、それぞれのデータ入出力ピンからメモリセルアレイに書き込まれるそれぞれのデータビットを受信するように構成され、読み取り動作の間に、メモリセルアレイからそれぞれのデータ入出力ピンに読み取られるそれぞれのデータビットを提供するように構成される。 - 特許庁 - The bit line control circuit BLC(1U,1) performs operation control on the first memory cell array when the first and second control signals are activated; the bit line control circuit BLC(1U,2) performs operation control on the second memory cell array when the first and third control signals are activated.
ビット線制御回路ＢＬＣ（１Ｕ，１）は、第１及び第２の制御信号が活性化された場合に第１のメモリセルアレイに対する動作制御を行い、ビット線制御回路ＢＬＣ（１Ｕ，２）は、第１及び第３の制御信号が活性化された場合に第２のメモリセルアレイに対する動作制御を行う。 - 特許庁 - To obtain an associative memory cell that enables energy-saving during a retrieval operation; an associative memory cell array that takes measure to execute retrieval operation under low power consumption and realizes speed-up; an address retrieval memory using the associative memory cell array; and a network address retrieving device having a system LSI with excellent usability.
検索動作時の低消費電力化を可能にする連想メモリセル、検索動作を低消費電力のもとで実行できる方策を講じて高速化を可能にする連想メモリセルアレイ、それを用いたアドレス検索メモリおよび使い勝手の優れたシステムＬＳＩたるネットワークアドレス検索装置を得ること。 - 特許庁 - To realize an array having a high degree of integration while maintaining a proper retrieval speed in a T-CAM array which is constituted by a ternary dynamic CAM cell using a plurality of transistors by performing a refresh operation while reading stored information onto a match line employing a current path similar to the current path of a retrieval operation.
本発明の課題は、複数のトランジスタを用いたターナリダイナミックＣＡＭセルで構成されるＴ−ＣＡＭアレイにおいて、検索動作と同様の電流経路を用いて記憶情報をマッチ線に読み出しながらリフレッシュ動作を行うことにより、検索速度を維持しつつ、集積度の高いアレイを実現することである。 - 特許庁 - The image reader has an image read sensor having image read elements arrayed, and repeats operation to place the sensor in scanning operation in a scan direction different from the array direction of the elements and operation to convey a document in a direction orthogonal to the scanning direction to read an image of the document.
画像読取素子が配列された画像読み取りセンサを有し、センサを素子の配列の方向と異なる走査方向に走査する動作と、原稿を走査方向と直交する方向に搬送する動作とを繰り返すことにより、前記原稿の画像を読取る。 - 特許庁 - In the middle of an overlap printing operation, the presence/ absence of discharging ink drops from each nozzle included in a nozzle array is inspected, whereby it is determined which of an operation nozzle capable of discharging ink drops and a non-operation nozzle incapable of discharging ink drops each nozzle is.
オーバーラップ印刷動作の途中において、ノズル列に含まれる各ノズルからのインク滴の吐出の有無を検査することによって、各ノズルが、インク滴を吐出できる動作ノズルとインク滴を吐出できない非動作ノズルとのうちのいずれであるかを決定する。 - 特許庁 - The number of simultaneous activities at the refresh of a memory cell array is kept as it is by setting an internal test mode, and at the refresh operation of a DRAM, the operation is carried out by an externally inputting address signal not an internally generating address signal.
内部のテストモードを設定することで、メモリセルアレイのリフレッシュ時の同時活性数をそのままで、ＤＲＡＭのリフレッシュ動作時には、内部発生アドレス信号ではなく外部入力アドレス信号によって動作を行う。 - 特許庁 - In a systolic array circuit, although on FF (D flip flop) 120 has been used as a primary holding region of the result of an arithmetic operation, a D latch 110 is adopted as the primary holding region of the arithmetic operation.
シストリックアレイ型回路では、演算結果の一次保持領域として、ＦＦ（Ｄフリップフロップ）１２０が使用されていたが、本発明では、演算結果の一次保持領域としてＤラッチ１１０を採用した。 - 特許庁 - To provide a position estimation device of an electronic key system capable of reducing operation loads of position estimation using an array antenna and also simplifying communication area setting of a transmitter for making an electronic key perform a response operation.
アレーアンテナを使用した位置推定の演算負荷を軽減でき、かつ電子キーに応答動作をとらせる発信機の通信エリア設定も簡略化することができる電子キーシステムの位置推定装置を提供する。 - 特許庁 - To improve an operation margin by increasing the amount of accumulated charge of memory cells in the memory cell array by simple constitution and also to improve the operation margin of a DRAM without increasing a power consumption or chip area by making a dummy cell unnecessary.
簡単な構成でメモリセルアレイ内のメモリセルの蓄積電荷量を増加させ、動作マージンを向上させると共に、ダミーセルを不要とし、消費電力やチップ面積を増やさずにＤＲＡＭの動作マージンを向上させる。 - 特許庁 - To provide a diagnostic device and diagnostic method for disk array device capable of unitarily diagnosing the function or operation timing of hardware by directly accessing and operating a hardware control circuit independently within a disk array device, and a program for realizing the diagnosis.
ディスクアレイ装置内で独自にハードウェア制御回路を直接アクセス、動作させて、ハードウェアの機能や動作タイミングを一意に診断できるディスクアレイ装置の診断装置および診断方法ならびに診断を実現するプログラムを提供することである。 - 特許庁 - To minimize the labor hour for operation and management of a server while keeping high security even in a boot form using an external disk device by applying security function of a disk array in advance in installing an operating system to the external disk device such as a disk array device.
ディスクアレイ装置などの外部ディスク装置にオペレーティングシステムをインストールする場合に、事前にディスクアレイのセキュリティ機能を適用し、外部ディスク装置を用いたブート形態においても高いセキュリティを保ち、かつサーバの運用管理の手間を少なくする。 - 特許庁 - A selecting device 24 selectively supplies one of driving signals outputted from respective driving control circuits 22, 23 to a pixel array 21 according to selection signals inputted from the outside, to thereby drive one pixel array 21 in a plurality of operation modes different from each other.
各駆動制御回路22，23から出力した駆動制御信号のいずれかを、外部から入力した選択信号に応じて選択器24が選択的に画素アレイ21に供給して１つの画素アレイ21を互いに異なる複数の動作モードで駆動させる。 - 特許庁 - A normal array winding lever 40 with a hose guide part 47, in addition to the axial reciprocating displacement of a hose reel 30 for its normal array winding, is made so as to switch the intermittent contact of a tension pulley 35 via a wire member 37 by its rocking operation almost the orthogonal direction with the axial reciprocating displacement.
ホースガイド部47付きの整列巻きレバー40は、整列巻きのためのホースリール30の軸方向往復変位の他に、それにほぽ直角方向の揺動操作により、ワイヤ部材37を介してテンションプーリ35の断接を切替えれるようにしている。 - 特許庁 - To hold high security even in a boot configuration using an external disk device, and to reduce effort for operation management of servers by applying a security function of a disk array in advance when installing an operating system to the external disk device such as a disk array device.
ディスクアレイ装置などの外部ディスク装置にオペレーティングシステムをインストールする場合に、事前にディスクアレイのセキュリティ機能を適用し、外部ディスク装置を用いたブート形態においても高いセキュリティを保ち、かつサーバの運用管理の手間を少なくする。 - 特許庁 - The semiconductor integrated circuit for display control includes: a memory cell array ARY capable of storing display data; peripheral circuits 100-1, 101-1, 102-1, 103-1 capable of writing and reading the display data; and a control circuit capable of controlling read/write operation of the memory cell array.
表示データを記憶可能なメモリセルアレイ（ＡＲＹ）と、表示データの書込み及び読出しを可能とする周辺回路（１００−１，１０１−１，１０２−１，１０３−１）と、上記メモリセルアレイのリード・ライト動作を制御可能な制御回路とを設ける。 - 特許庁 - The flash memory device has an interface circuit which sequentially receives an instruction and an address in synchronization with an external system clock after predetermined, first latency from a point when a chip enable signal is activated, in reading operation, programmed operation and erasing operation of a flash memory cell array.
フラッシュメモリセルアレイ、読み取り動作、プログラム動作及び消去動作時に、チップイネーブル信号が活性化される時点から所定の第１レイテンシ後に、外部システムクロックに同期して命令とアドレスとを順次に受信するインターフェース回路を備えることを特徴とするフラッシュメモリ装置。 - 特許庁 - Operation information setting various operation conditions of a nonvolatile storage device is stored in a memory cell array, operation information is stored in a first memory region and is read out by internal access control, a second memory region is access-controlled from the outside in parallel to internal access control.
不揮発性記憶装置の各種の動作条件を設定する動作情報がメモリセルアレイに格納されているところ、動作情報は第１メモリ領域に格納されて内部アクセス制御により読み出され、第２メモリ領域は、内部アクセス制御に並行して外部からアクセス制御される。 - 特許庁 - This device is provided with plural disk array controllers 2 for controlling the recording and reproducing operation of data to a plurality of disk drives 8 corresponding to a command from a host device and controlling the input/output of reproduced data to the prescribed cache memory and each of these disk array controllers 2 is provided with one cache memory 4, which can be shared by each of relevant disk array controllers 2.
上位装置からの指令により複数のディスクドライブ８に対するデータの記録再生動作を制御すると共に所定のキャッシュメモリに対する再生データの入出力を制御する複数のディスクアレイコントローラ２を備え、この各ディスクアレイコントローラ２に、当該各ディスクアレイコントローラ２が共用可能な一つのキャッシュメモリ４を併設することとした。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
